SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP2000312007

Publication date:

2000-11-07

Inventor:

YAMAZAKI SHUNPEI; MURAKAMI TOMOHITO; KOYAMA JUN;

TANAKA YUKIO; KITAKADO HIDETO; ONUMA HIDETO

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G09F9/30; G02F1/136; G02F1/1368; H01L21/336; H01L27/32; H01L29/786; G09F9/30; G02F1/13; H01L21/02; H01L27/28; H01L29/66; (IPC1-7): H01L29/786; G02F1/1368; G09F9/30;

H01L21/336

- European:


Application number: JP20000044675 20000222

Priority number(s): JP20000044675 20000222; JP19990045558 19990223

Report a data error here

Abstract of JP2000312007

PROBLEM TO BE SOLVED: To provide a semiconductor device having high performance operation and high reliability. SOLUTION: An LDD region 707, which is overlapped on a gate wiring, is arranged on an n-channel type TFT 802 where a drive circuit is formed in the semiconductor device, and a TFT structure which is resistant to hot carrier implantation, is accomplished. Also, LDD 717 to 720, which do not overlap on the gate wiring, are arranged on an n-channel type TFT 804 where an image part is formed, and a TFT structure, having a small OFF current value is realized. At this time, an element, which belongs to the group 15 of a periodic table with a density higher than that of the LDD regions 717 to 720 is present on the LDD region 707.



Data supplied from the esp@cenet database - Worldwide

Family list

7 family members for: JP2000312007

Derived from 5 applications

Back to JP200031200

1 Semiconductor device and fabrication method thereof

Inventor: YAMAZAKI SHUNPEI (JP); MURAKAMI SATOSHI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(JP); (+4)

EC: G02F1/1362D; H01L21/84; (+3)

IPC: G02F1/1362; H01L21/84; H01L27/12 (+8)

Publication info: EP1031873 A2 - 2000-08-30

EP1031873 A3 - 2005-02-23

2 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Inventor: YAMAZAKI SHUNPEI; MURAKAMI TOMOHITO; Applicant: SEMICONDUCTOR ENERGY LAB

(+4)

EC:

IPC: G09F9/30; G02F1/136; G02F1/1368 (+12)

Publication info: JP2000312007 A - 2000-11-07

3 Semiconductor device and fabrication method thereof

Inventor: YAMAZAKI SHUNPEI (JP); MURAKAMI SATOSHI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(JP); (+4)

EC: G02F1/1362D; H01L21/84; (+3)

IPC: G02F1/1362; H01L21/84; H01L27/12 (+6)

Publication info: US6576926 B1 - 2003-06-10

4 Semiconductor device and fabrication method thereof

Inventor: YAMAZAKI SHUNPEI (JP); MURAKAMI SATOSHI Applicant: SEMICONDUCTOR ENERGY (JP)

(JP); (+4)

EC: G02F1/1362D; H01L21/84; (+3)

IPC: G02F1/1362; H01L21/84; H01L27/12 (+8)

Publication info: US6967129 B2 - 2005-11-22

Semiconductor device and fabrication method thereof

US2003197179 A1 - 2003-10-23

Inventor: YAMAZAKI SHUNPEI (JP); MURAKAMI SATOSHI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(JP); (+4)

EC: G02F1/1362D; H01L21/84; (+3)

IPC: G02F1/1362; H01L21/84; H01L27/12 (+6)

Publication info: US2005040401 A1 - 2005-02-24

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-312007 (P2000-312007A)

(43)公開日 平成12年11月7日(2000.11.7)


(51) Int.Cl. ⁷ 離別記号		FI	FΙ		テーマコード(参考)	
H01L 29/	786	H01	L 29/78	616A		
21/3	336	G 0 9	F 9/30	338		
G02F 1/	1368			365Z		
G09F 9/3	3 3 8	G 0 2	F 1/136	500		
	365	H 0 1	L 29/78	6 1 2 B		
	•	審查請求 未請求	請求項の数26 OL	(全 41 頁)	最終頁に続く	
(21) 出願番号 特願2000-44675(P2000-44675) (71) 出願人 000153878						
(20)			株式会社半導	体エネルギー研	究所	
(22) 出願日 平成12年 2 月22日 (2000. 2. 22)		2. 22)	神奈川県厚木	市長谷398番地		
		(72) <i>§</i>	光明者 山崎 舜平		-	
(31)優先権主張番	持 特願平11-45558		神奈川県厚木	市長谷398番地	株式会社半	
(32)優先日	平成11年2月23日(1999.2	2. 23)	導体エネルギ	一研究所内		
(33)優先権主張臣	日本 (JP)	(72)多	発明者 村上 智史	•		
				市長谷398番地	株式会社半	
			導体エネルギ	一研究所内		
		(72) §	光明者 小山 潤	-		
	•			市長谷398番地	株式会社半	
			導体エネルギ	一研究所内		
					最終頁に続く	

(54) 【発明の名称】 半導体装置およびその作製方法

(57)【要約】

【課題】 動作性能および信頼性の高い半導体装置を提供する。

【解決手段】 駆動回路を形成するnチャネル型TFT 802にはゲート配線に重なるLDD領域707が配置され、ホットキャリア注入に強いTFT構造が実現される。また、画素部を形成するnチャネル型TFT804にはゲート配線に重ならないLDD領域717~720が配置され、オフ電流値の小さいTFT構造が実現される。この時、LDD領域707にはLDD領域717~720よりも高い濃度で周期表の15族に属する元素が存在する。



【特許請求の範囲】

【請求項1】同一基板上に画素部と駆動回路とを含む半 導体装置において、

前記駆動回路を形成するnチャネル型TFTのLDD領域は、一部または全部が該nチャネル型TFTのゲート配線にゲート絶縁膜を挟んで重なるように形成され、

前記画素部を形成する画素TFTのLDD領域は、該画素TFTのゲート配線にゲート絶縁膜を挟んで重ならないように形成されることを特徴とする半導体装置。

【請求項2】同一基板上に画素部と駆動回路とを含む半 導体装置において、

前記駆動回路を形成するnチャネル型TFTのLDD領域は、一部または全部が、該nチャネル型TFTのゲート配線にゲート絶縁膜を挟んで重なるように形成され、前記画素部を形成する画素TFTのLDD領域は、該画素TFTのゲート配線にゲート絶縁膜を挟んで重ならないように形成され、

前記画素部の保持容量は樹脂膜の上に設けられた遮光 膜、該遮光膜の酸化物および画素電極で形成されている ことを特徴とする半導体装置。

【請求項3】同一基板上に画素部と駆動回路とを含む半 導体装置において、

前記駆動回路には、LDD領域の全部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第1のnチャネル型TFTと、LDD領域の一部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第2のnチャネル型TFTとが含まれ、

前記画素部には、LDD領域がゲート絶縁膜を挟んでゲート配線に重ならないように形成された画素TFTが含まれることを特徴とする半導体装置。

【請求項4】同一基板上に画素部と駆動回路とを含む半 導体装置において、

前記駆動回路には、LDD領域の全部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第1のnチャネル型TFTと、LDD領域の一部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第2のnチャネル型TFTとを有し、

前記画素部には、LDD領域がゲート絶縁膜を挟んでゲート配線に重ならないように形成された画素TFTが含まれ、

前記画素部の保持容量は樹脂膜の上に設けられた遮光 膜、該遮光膜の酸化物および画素電極で形成されている ことを特徴とする半導体装置。

【請求項5】請求項1乃至請求項4のいずれか―において、前記駆動回路を形成するnチャネル型TFTのLD D領域には、前記画素TFTのLDD領域よりも高い濃 度で周期表の15族に属する元素が含まれることを特徴 とする半導体装置。

【請求項6】請求項1乃至請求項4のいずれか一において、前記駆動回路を形成するnチャネル型TFTのLD

D領域には、前記画素TFTのLDD領域に比べて2~ 10倍の濃度で周期表の15族に属する元素が含まれる ことを特徴とする半導体装置。

【請求項7】請求項3または請求項4において、前記第 1のnチャネル型TFTに形成されたLDD領域はチャネル形成領域とドレイン領域との間に形成され、前記第 2のnチャネル型TFTに形成されたLDD領域はチャネル形成領域を挟んで形成されていることを特徴とする 半導体装置。

10 【請求項8】請求項2または請求項4において、前記遮 光膜はアルミニウム膜またはアルミニウムを主成分とす る膜であることを特徴とする半導体装置。

【請求項9】請求項2または請求項4において、前記酸 化物とはアルミナ膜であることを特徴とする半導体装 置。

【請求項10】請求項1乃至請求項9のいずれか―において、前記画素部にEL素子が含まれることを特徴とする半導体装置。

【請求項11】請求項1乃至請求項10のいずれか一に 20 記載の半導体装置を表示部に用いたことを特徴とする電 気器具。

【請求項12】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

前記駆動回路を形成するnチャネル型TFTの活性層に、チャネル形成領域、ソース領域、ドレイン領域並びに前記ドレイン領域と前記チャネル形成領域との間のLDD領域を形成する工程と、

前記駆動回路を形成するpチャネル型TFTの活性層に、チャネル形成領域、ソース領域およびドレイン領域を形成する工程と、

前記画素部を形成する画素TFTの活性層に、チャネル 形成領域、ソース領域、ドレイン領域並びに前記ドレイ ン領域と前記チャネル形成領域との間のLDD領域を形 成する工程と、

を有し、

30

前記駆動回路を形成するnチャネル型TFTのLDD領域は一部または全部が、前記nチャネル型TFTのゲート配線にゲート絶縁膜を挟んで重なって形成され、

前記画素TFTのLDD領域は、該画素TFTのゲート 40 配線にゲート絶縁膜を挟んで重ならないように形成され ることを特徴とする半導体装置の作製方法。

【請求項13】請求項12において、前記駆動回路を形成するnチャネル型TFTのLDD領域には、前記画案TFTのLDD領域よりも高い濃度で周期表の15族に属する元素が添加されることを特徴とする半導体装置の作製方法。

【請求項14】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

前記駆動回路を形成する第1のnチャネル型TFTの活 50 性層に、チャネル形成領域、ソース領域、ドレイン領域

並びに前記ドレイン領域と前記チャネル形成領域との間 のLDD領域を形成する工程と、

前記駆動回路を形成する第2のnチャネル型TFTの活 性層に、チャネル形成領域、ソース領域、ドレイン領域 並びに前記ソース領域と前記チャネル形成領域との間の LDD領域及び前記ドレイン領域と前記チャネル形成領 域との間のLDD領域形成する工程と、

前記駆動回路を形成するpチャネル型TFTの活性層 に、チャネル形成領域、ソース領域およびドレイン領域 を形成する工程と、

前記画素部を形成する画素TFTの活性層に、チャネル 形成領域、ソース領域、ドレイン領域並びに前記ドレイ ン領域と前記チャネル形成領域との間のLDD領域を形 成する工程と、

を有し、

前記第1のnチャネル型TFTのLDD領域は、全部が 該第1のnチャネル型TFTのゲート配線にゲート絶縁 膜を挟んで重なって形成され、

前記第2のnチャネル型TFTのLDD領域は、一部が 該第1のnチャネル型TFTのゲート配線にゲート絶縁 20 膜を挟んで重なって形成され、

前記画素TFTのLDD領域は、該画素TFTのゲート 配線にゲート絶縁膜を挟んで重ならないように配置され ることを特徴とする半導体装置の作製方法。

【請求項15】請求項14において、前記第1のnチャ ネル型TFT及び前記第2のnチャネル型TFTのLD D領域には、前記画素TFTのLDD領域よりも高い濃 度で周期表の15族に属する元素が添加されることを特 徴とする半導体装置の作製方法。

【請求項16】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程

前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてpチャネル型TFTのゲ ート配線を形成する第5工程と、

前記pチャネル型TFTの活性層に、該pチャネル型T FTのゲート配線をマスクとして自己整合的に周期表の 13族に属する元素を添加し、p **領域を形成する第6 工程と、

前記第5工程でパターニングされなかった導電膜をパタ ーニングしてnチャネル型TFTのゲート配線を形成す る第7工程と、

前記nチャネル型TFTの活性層に、周期表の15族に 属する元素を添加し、n⁺領域を形成する第8工程と、

ゲート配線をマスクとして自己整合的に周期表の15族 に属する元素を添加し、n 一領域を形成する第9工程 と、

を有することを特徴とする半導体装置の作製方法。

【請求項17】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程

10 前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてpチャネル型TFTのゲ ート配線を形成する第5工程と、

前記pチャネル型TFTの活性層に、該pチャネル型T FTのゲート配線をマスクとして自己整合的に周期表の 13族に属する元素を添加し、p⁺⁺領域を形成する第6 工程と、

前記第5工程でパターニングされなかった導電膜をパタ ーニングしてnチャネル型TFTのゲート配線を形成す る第7工程と、

前記nチャネル型TFT及び前記pチャネル型TFTの ゲート配線をマスクとして自己整合的に周期表の15族 に属する元素を添加し、n 一領域を形成する第8工程

前記nチャネル型TFTの活性層に、周期表の15族に 属する元素を添加し、n⁺領域を形成する第9工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項18】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程

前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn 領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてnチャネル型TFTのゲ 40 一ト配線を形成する第5工程と、

前記nチャネル型TFTの活性層に、該nチャネル型T FTのゲート配線をマスクとして自己整合的に周期表の 15族に属する元素を添加し、n⁺領域を形成する第6

前記第5工程でパターニングされなかった導電膜をパタ ーニングしてpチャネル型TFTのゲート配線を形成す る第7工程と、

前記pチャネル型TFTの活性層に、周期表の13族に 属する元素を添加し、p⁺⁺領域を形成する第8工程と、

前記nチャネル型TFT及び前記pチャネル型TFTの 50 前記nチャネル型TFT及び前記pチャネル型TFTの

5

ゲート配線をマスクとして自己整合的に周期表の15族 に属する元素を添加し、n 一領域を形成する第9工程

を有することを特徴とする半導体装置の作製方法。

【請求項19】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程

前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてnチャネル型TFTのゲ ート配線を形成する第5工程と、

前記nチャネル型TFTの活性層に、該nチャネル型T FTのゲート配線をマスクとして自己整合的に周期表の 15族に属する元素を添加し、n *領域を形成する第6 工程と、

前記nチャネル型TFTのゲート配線及びpチャネル型 TFTの上に残存した導電膜をマスクとして自己整合的 に周期表の15族に属する元素を添加し、n --領域を形 成する第7工程と、

前記pチャネル型TFTの上に残存した導電膜をパター ニングしてpチャネル型TFTのゲート配線を形成する 第8工程と、

前記 p チャネル型TFTの活性層に、周期表の13族に 属する元素を添加し、p⁺⁺領域を形成する第9工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項20】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程 と、

前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてnチャネル型TFTのゲ ート配線を形成する第5工程と、

前記nチャネル型TFTの活性層に、該nチャネル型T FTのゲート配線及びpチャネル型TFTの上に残存し た導電膜をマスクとして自己整合的に周期表の15族に 属する元素を添加し、n T 領域を形成する第6工程と、 前記nチャネル型TFTの活性層に、周期表の15族に 属する元素を添加し、n⁺領域を形成する第7工程と、 前記pチャネル型TFTの上に残存した導電膜をパター ニングしてpチャネル型TFTのゲート配線を形成する 第8工程と、

属する元素を添加し、p⁺⁺領域を形成する第9工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項21】同一基板上に画素部と駆動回路とを含む 半導体装置の作製方法において、

基板上に活性層を形成する第1工程と、

前記活性層に接してゲート絶縁膜を形成する第2工程 と、

前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、

前記ゲート絶縁膜上に導電膜を形成する第4工程と、 前記導電膜をパターニングしてnチャネル型TFTのゲ ート配線を形成する第5工程と、

前記nチャネル型TFTの活性層に、該nチャネル型T FTのゲート配線及びpチャネル型TFTの上に残存し た導電膜をマスクとして自己整合的に周期表の15族に 属する元素を添加し、n 一領域を形成する第6工程と、 前記pチャネル型TFTの上に残存した導電膜をパター ニングしてpチャネル型TFTのゲート配線を形成する 20 第7工程と、

前記pチャネル型TFTの活性層に、周期表の13族に 属する元素を添加し、p⁺⁺領域を形成する第8工程と、 前記nチャネル型TFTの活性層に、周期表の15族に 属する元素を添加し、n⁺領域を形成する第9工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項22】請求項16乃至請求項21のいずれか一 において、前記駆動回路のnチャネル型TFTに形成さ れる前記n⁻領域は一部または全部が、該nチャネル型 TFTのゲート配線にゲート絶縁膜を挟んで重なって形 30 成され、

前記画素部の画素TFTに形成される前記n⁻⁻領域は、 該画素TFTのゲート配線にゲート絶縁膜を挟んで重な らないように形成されることを特徴とする半導体装置の 作製方法。

【請求項23】請求項16乃至請求項22のいずれか一 において、前記n⁻領域には、前記n⁻一領域よりも高い 濃度で周期表の15族に属する元素が添加されることを 特徴とする半導体装置の作製方法。

【請求項24】請求項13乃至請求項23のいずれか一 40 において、前記駆動回路を形成するnチャネル型TFT 及びpチャネル型TFT並びに前記画素部を形成する画 素TFTの上方に樹脂膜からなる層間絶縁膜を形成する

前記層間絶縁膜上に遮光膜を形成する工程と、

前記遮光膜の表面に該遮光膜の酸化物を形成する工程

前記遮光膜の酸化物に接し、且つ前記遮光膜に重なるよ うに画素電極を形成する工程と、

を有することを特徴とする半導体装置の作製方法。

前記 p チャネル型TFTの活性層に、周期表の13族に 50 【請求項25】請求項24において、前記遮光膜とはア

ルミニウム膜またはアルミニウムを主成分とする膜であ ることを特徴とする半導体装置の作製方法。

【請求項26】請求項24または請求項25において、 前記酸化物とはアルミナ膜であり、該アルミナ膜は陽極 酸化法、プラズマ酸化法または熱酸化法により形成され ることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は絶縁表面を有する基 板上に薄膜トランジスタ(以下、TFTという)で構成 された回路を有する半導体装置およびその作製方法に関 する。特に本発明は、画素部(画素マトリクス回路)と その周辺に設けられる駆動回路(ドライバー回路)を同 一基板上に設けた液晶表示装置やEL(エレクトロルミ ネッセンス)表示装置に代表される電気光学装置(電子 装置ともいう)、および電気光学装置を搭載した電気器 具(電子機器ともいう)に関する。

【0002】尚、本願明細書において半導体装置とは、 半導体特性を利用することで機能する装置全般を指し、 上記電気光学装置およびその電気光学装置を用いた電気 *20* 器具も半導体装置に含む。

[0003]

【従来の技術】絶縁表面を有する基板上にTFTで形成 した大面積集積回路を有する半導体装置の開発が進んで いる。アクティブマトリクス型液晶表示装置、EL表示 装置、および密着型イメージセンサはその代表例として 知られている。特に、結晶質シリコン膜(代表的にはポ リシリコン膜)を活性層にしたTFT(以下、ポリシリ コンTFTと記す) は電界効果移動度が高いことから、 いろいろな機能回路を形成することも可能である。

【0004】例えば、アクティブマトリクス型液晶表示 装置には、機能ブロックごとに画像表示を行う画素部 や、CMOS回路を基本としたシフトレジスタ回路、レ ベルシフタ回路、バッファ回路、サンプリング回路など の集積回路が一枚の基板上に形成される。また、密着型 イメージセンサでは、サンプルホールド回路、シフトレ ジスタ回路、マルチプレクサ回路などの集積回路がTF Tを用いて形成されている。

【0005】これらの駆動回路(周辺駆動回路ともい う) はそれぞれにおいて動作条件が必ずしも同一でない ので、当然TFTに要求される特性も少なからず異なっ ている。画素部においては、スイッチ素子として機能す る画素TFTと補助の保持容量を設けた構成であり、液 晶に電圧を印加して駆動させるものである。ここで、液 晶は交流で駆動させる必要があり、フレーム反転駆動と 呼ばれる方式が多く採用されている。従って、要求され るTFTの特性はオフ電流値(TFTがオフ動作時に流 れるドレイン電流値)を十分低くさせておく必要があっ た。また、バッファ回路は高い駆動電圧が印加されるた め、高電圧がかかっても壊れない程度に耐圧を高めてお 50 下、駆動TFTという)とでは、その要求される特性は

く必要があった。また電流駆動能力を高めるために、オ ン電流値 (TFTがオン動作時に流れるドレイン電流 値)を十分確保する必要があった。

【0006】しかし、ポリシリコンTFTのオフ電流値 は高くなりやすいといった問題点がある。また、ICな どで使われるMOSトランジスタと同様にポリシリコン TFTにはオン電流値の低下といった劣化現象が観測さ れる。主たる原因はホットキャリア注入であり、ドレイ ン近傍の高電界によって発生したホットキャリアが劣化 10 現象を引き起こすものと考えられている。

【0007】オフ電流値を低減するためのTFTの構造 として、低濃度ドレイン(LDD:Lightly Doped Dr ain) 構造が知られている。この構造はチャネル形成領 域と、高濃度に不純物が添加されるソース領域またはド レイン領域との間に低濃度の不純物領域を設けたもので あり、この低濃度不純物領域はLDD領域と呼ばれてい

【0008】また、ホットキャリア注入によるオン電流 値の劣化を防ぐための構造として、いわゆるGOLD (Gate-drain Overlapped LDD) 構造が知られてい る。この構造は、LDD領域がゲート絶縁膜を介してゲ ート配線と重なるように配置されているため、ドレイン 近傍のホットキャリア注入を防ぎ、信頼性を向上させる のに有効である。例えば、「Mutsuko Hatano, Hajime Akimoto and Takeshi Sakai, IEDM97 TECHNICAL DI GEST, p523-526, 1997」では、シリコンで形成したサイド ウォールによるGOLD構造を開示しているが、他の構 造のTFTと比べ、きわめて優れた信頼性が得られるこ とが確認されている。

【0009】また、アクティブマトリクス型液晶表示装 置の画素部には、数十から数百万個の各画素にTFTが 配置され、そのTFTのそれぞれには画素電極が設けら れている。液晶を挟んだ対向基板側には対向電極が設け られており、液晶を誘電体とした一種のコンデンサを形 成している。そして、各画素に印加する電圧をTFTの スイッチング機能により制御して、このコンデンサへの 電荷を制御することで液晶を駆動し、透過光量を制御し て画像を表示する仕組みになっている。

【0010】ところが、このコンデンサはオフ電流等に 40 起因するリーク電流により次第にその蓄積容量が減少す るため、透過光量が変化して画像表示のコントラストを 低下させる原因となっていた。そこで、従来では容量配 線を設けて、液晶を誘電体とするコンデンサとは別のコ ンデンサ(保持容量という)を並列に設け、液晶を誘電 体とするコンデンサが損失する容量を補っていた。

[0011]

【発明が解決しようとする課題】しかしながら、画素部 の画素TFTと、シフトレジスタ回路やバッファ回路な どのロジック回路(駆動回路ともいう)のTFT(以

必ずしも同じではない。例えば、画素TFTにおいては、ゲート配線に大きな逆バイアス(nチャネル型TFTであればマイナス)電圧が印加されるが、駆動回路のTFTは基本的に逆バイアス電圧が印加されて動作されることはない。また、前者の動作速度は後者の1/100以下で良い。

【0012】また、GOLD構造は確かにオン電流値の 劣化を防ぐ効果は高いが、反面、通常のLDD構造に比 べてオフ電流値が大きくなってしまう問題があった。従 って、特に画素TFTにとっては好ましい構造とは言え なかった。逆に通常のLDD構造はオフ電流値を抑える 効果は高いが、ホットキャリア注入には弱いことが知ら れていた。

【0013】このように、アクティブマトリクス型液晶表示装置のような複数の集積回路を有する半導体装置において、全てのTFTを同じ構造で形成することは必ずしも好ましくなかった。

【0014】さらに、従来例に示したように画素部に容量配線を用いた保持容量を形成して十分な容量を確保しようとすると、開口率(一画素の面積に対して画像表示が可能な面積の割合)を犠牲にしなければならなかった。特に、プロジェクター型表示装置に用いられるような小型の高精細パネルでは、一個当たりの画素面積も小さいため、容量配線による開口率の低下は問題となっていた。

【0015】本発明はこのような課題を解決するための技術であり、半導体装置の各回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより半導体装置の動作性能および信頼性を向上させることを目的とする。

【0016】また、他の目的として画素部を有する半導体装置において、画素に設けられる保持容量の面積を縮小化し、開口率を向上させるための構造を提供することを目的とする。

[0017]

【課題を解決するための手段】上記問題点を解決するために本発明の構成は、同一基板上に画素部と駆動回路とを含む半導体装置において、前記駆動回路を形成するnチャネル型TFTのLDD領域は、一部または全部が該nチャネル型TFTのゲート配線にゲート絶縁膜を挟んで重なるように形成され、前記画素部を形成する画素TFTのLDD領域は、該画素TFTのゲート配線にゲート絶縁膜を挟んで重ならないように形成されることを特徴とする。

【0018】また、上記構成に加えて、前記画素部の保持容量を樹脂膜の上に設けられた遮光膜、該遮光膜の酸化物および画素電極で形成しても良い。こうすることで非常に小さい面積で保持容量を形成することができるため、画素の開口率を向上させることができる。

【0019】また、本発明のさらに詳細な構成は、同一

基板上に画素部と駆動回路とを含む半導体装置において、前記駆動回路には、LDD領域の全部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第1のnチャネル型TFTと、LDD領域の一部がゲート絶縁膜を挟んでゲート配線に重なるように形成された第2のnチャネル型TFTとが含まれ、前記画素部には、LDD領域がゲート絶縁膜を挟んでゲート配線に重ならないように形成された画素TFTが含まれることを特徴とする。勿論、画素部の保持容量を有機樹脂膜の上に設けられた遮光膜、該遮光膜の酸化物および画素電極で形成しても良い。

【0020】なお、上記構成において、前記駆動回路を 形成するnチャネル型TFTのLDD領域には、前記画 素TFTのLDD領域に比べて2~10倍の濃度で周期 表の15族に属する元素を含ませておけば良い。また、 前記第1のnチャネル型TFTのLDD領域をチャネル 形成領域とドレイン領域との間に形成し、前記第2のn チャネル型TFTのLDD領域をチャネル形成領域を挟 んで形成しても良い。

【0021】また、作製工程に関する本発明の構成は、 同一基板上に画素部と駆動回路とを含む半導体装置の作 製方法において、前記駆動回路を形成する第1のnチャ ネル型TFTの活性層に、チャネル形成領域、ソース領 域、ドレイン領域並びに前記ドレイン領域と前記チャネ ル形成領域との間のLDD領域を形成する工程と、前記 駆動回路を形成する第2のnチャネル型TFTの活性層 に、チャネル形成領域、ソース領域、ドレイン領域並び に前記ソース領域と前記チャネル形成領域との間のLD D領域及び前記ドレイン領域と前記チャネル形成領域と 30 の間のLDD領域形成する工程と、前記駆動回路を形成 するpチャネル型TFTの活性層に、チャネル形成領 域、ソース領域およびドレイン領域を形成する工程と、 前記画素部を形成する画素TFTの活性層に、チャネル 形成領域、ソース領域、ドレイン領域並びに前記ドレイ ン領域と前記チャネル形成領域との間のLDD領域を形 成する工程と、を有し、前記第1のnチャネル型TFT のLDD領域は、全部が該第1のnチャネル型TFTの ゲート配線にゲート絶縁膜を挟んで重なって形成され、 前記第2のnチャネル型TFTのLDD領域は、一部が 40 該第1のnチャネル型TFTのゲート配線にゲート絶縁 膜を挟んで重なって形成され、前記画素TFTのLDD 領域は、該画素TFTのゲート配線にゲート絶縁膜を挟 んで重ならないように配置されることを特徴とする。 【0022】また、作製工程に関する他の発明の構成

【0022】また、作製工程に関する他の発明の構成は、同一基板上に画素部と駆動回路とを含む半導体装置の作製方法において、基板上に活性層を形成する第1工程と、前記活性層に接してゲート絶縁膜を形成する第2工程と、前記駆動回路を形成するnチャネル型TFTの活性層に周期表の15族に属する元素を添加してn⁻領50域を形成する第3工程と、前記ゲート絶縁膜上に導電膜

11

を形成する第4工程と、前記導電膜をパターニングして p チャネル型TFTのゲート配線を形成する第5工程 と、前記pチャネル型TFTの活性層に、該pチャネル 型TFTのゲート配線をマスクとして自己整合的に周期 表の13族に属する元素を添加し、p⁺⁺領域を形成する 第6工程と、前記第5工程でパターニングされなかった 導電膜をパターニングしてnチャネル型TFTのゲート 配線を形成する第7工程と、前記nチャネル型TFTの 活性層に、周期表の15族に属する元素を添加し、n⁺ 領域を形成する第8工程と、前記nチャネル型TFT及 び前記pチャネル型TFTのゲート配線をマスクとして 自己整合的に周期表の15族に属する元素を添加し、n ⁻領域を形成する第9工程と、を有することを特徴とす る。

【0023】また、本発明のさらに詳細な構成は、同一 基板上に画素部と駆動回路とを含む半導体装置の作製方 法において、基板上に活性層を形成する第1工程と、前 記活性層に接してゲート絶縁膜を形成する第2工程と、 前記駆動回路を形成するnチャネル型TFTの活性層に 周期表の15族に属する元素を添加してn⁻領域を形成 する第3工程と、前記ゲート絶縁膜上に導電膜を形成す る第4工程と、前記導電膜をパターニングしてpチャネ ル型TFTのゲート配線を形成する第5工程と、前記p チャネル型TFTの活性層に、該pチャネル型TFTの ゲート配線をマスクとして自己整合的に周期表の13族 に属する元素を添加し、p⁺⁺領域を形成する第6工程 と、前記第5工程でパターニングされなかった導電膜を パターニングしてnチャネル型TFTのゲート配線を形 成する第7工程と、前記nチャネル型TFTの活性層 に、周期表の15族に属する元素を添加し、n⁺領域を 形成する第8工程と、前記nチャネル型TFT及び前記 pチャネル型TFTのゲート配線をマスクとして自己整 合的に周期表の15族に属する元素を添加し、n 一領域 を形成する第9工程と、を有することを特徴とする。

【0024】なお、この構成において、p⁺⁺領域、n⁺ 領域またはn⁻⁻領域を形成する工程の順序は適宜変更し ても構わない。どのような順序としても、最終的に形成 されるTFTの基本的な機能は変化せず、本発明の効果 を損なうものではない。

[0025]

【発明の実施の形態】本発明の実施の形態について、以 下に示す実施例でもって詳細な説明を行うこととする。 【0026】[実施例1]本発明の実施形態を、図1~図 3を用いて説明する。ここでは、画素部とその周辺に設 けられる駆動回路のTFTを同時に作製する方法につい て説明する。

【0027】〔活性層、ゲート絶縁膜形成の工程:図1 (A)] 図1 (A) において、基板101には、ガラス 基板、石英基板もしくはプラスチック基板(フィルムも 含む)を使用することが望ましい。その他にもシリコン 50 化シリコンまたは窒化シリコンを主成分とするゲート絶

基板や金属基板の表面に絶縁膜を形成したものを基板と しても良い。

【0028】そして、基板101のTFTが形成される 表面には、珪素(シリコン)を含む絶縁膜(本明細書中 では酸化シリコン膜、窒化シリコン膜、または窒化酸化 シリコン膜の総称を指す)からなる下地膜102をプラ ズマCVD法やスパッタ法で100~400mmの厚さ に形成した。なお、本明細書中において窒化酸化シリコ ン膜とはSiOxNy(但し、0<x、y<1)で表され る絶縁膜であり、珪素、酸素、窒素を所定の割合で含む 絶縁膜を指す。

【0029】本実施例では、下地膜102として、窒化 シリコン膜102を25~100nm、ここでは50n mの厚さに、酸化シリコン膜103を50~300n m、ここでは150nmの厚さとした2層構造で形成し た。下地膜102は基板からの不純物汚染を防ぐために 設けられるものであり、石英基板を用いた場合には必ず しも設けなくても良い。

【0030】次に下地膜102の上に20~100nm 20 の厚さの、非晶質シリコン膜を公知の成膜法で形成し た。非晶質シリコン膜は含有水素量にもよるが、好まし くは400~550℃で数時間加熱して脱水素処理を行 い、含有水素量を5atom%以下として、結晶化の工程を 行うことが望ましい。また、非晶質シリコン膜をスパッ タ法や蒸着法などの他の作製方法で形成しても良いが、 膜中に含まれる酸素、窒素などの不純物元素を十分低減 させておくことが望ましい。ここでは、下地膜と非晶質 シリコン膜とは、同じ成膜法で形成することが可能であ るので両者を連続形成しても良い。下地膜を形成後、一 旦大気雰囲気にさらされないようにすることで表面の汚 染を防ぐことが可能となり、作製されるTFTの特性バ ラツキを低減させることができる。

【0031】非晶質シリコン膜から結晶質シリコン膜を 形成する工程は、公知のレーザー結晶化技術または熱結 晶化の技術を用いれば良い。また、シリコンの結晶化を 助長する触媒元素を用いて熱結晶化の方法で結晶質シリ コン膜を作製しても良い。その他に、微結晶シリコン膜 を用いても良いし、結晶質シリコン膜を直接堆積成膜し ても良い。さらに、単結晶シリコンを基板上に貼りあわ 40 せるSOI (SiliconOn Insulators) の公知技術を使 用して結晶質シリコン膜を形成しても良い。

【0032】こうして形成された結晶質シリコン膜の不 要な部分をエッチング除去して、島状の半導体膜(以 下、活性層という)104~106を形成した。結晶質 シリコン膜のnチャネル型TFTが作製される領域に は、しきい値電圧を制御するため、あらかじめ1×10 ¹⁵~5×10¹⁷cm⁻³程度の濃度でボロン(B)を添加 しておいても良い。

【0033】次に、活性層104~106を覆って、酸

20

化防止のためにシリコン膜を2~20nm程度の厚さで 形成しておくことは有効である。

縁膜107を形成した。ゲート絶縁膜107は、10~ 200nm、好ましくは50~150nmの厚さに形成 すれば良い。例えば、プラズマCVD法でN2OとSi H4を原料とした窒化酸化シリコン膜を75nm形成 し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲 気中、800~1000℃で熱酸化して115nmのゲ ート絶縁膜としても良い。(図1 (A))

【0034】 [n 面域の形成:図1 (B)] 活性層1 04、106及び配線を形成する領域の全面と、活性層 105の一部(チャネル形成領域となる領域を含む)に レジストマスク108~111を形成し、n型を付与す る不純物元素を添加して低濃度不純物領域112を形成 した。この低濃度不純物領域112は、後にCMOS回 路のnチャネル型TFTに、ゲート絶縁膜を介してゲー ト配線と重なるLDD領域(本明細書中ではこのLDD 領域をLov領域と呼ぶ。なお、ovとはoverlapの意味で ある。)を形成するための不純物領域である。なお、こ こで形成された低濃度不純物領域に含まれるn型を付与 する不純物元素の濃度を(n⁻)で表すこととする。従 って、本明細書中では低濃度不純物領域112をn⁻領 域と言い換えることができる。

【0035】ここではフォスフィン(PH3)を質量分 離しないでプラズマ励起したイオンドープ法でリンを添 加した。勿論、質量分離を行うイオンインプランテーシ ョン法を用いても良い。この工程では、ゲート絶縁膜1 07を通してその下の半導体層にリンを添加した。添加 するリン濃度は、 $2 \times 10^{16} \sim 5 \times 10^{19} \text{atoms/cm}^3$ の 範囲にするのが好ましく、ここでは 1×10^{18} atoms/cm ³とした。

【0036】その後、レジストマスク108~111を 除去し、窒素雰囲気中で400~900℃、好ましくは 550~800℃で1~12時間の熱処理を行ない、こ の工程で添加されたリンを活性化する工程を行なった。 また、この活性化をレーザーにより行っても良い。な お、この工程は省略することも可能であるが、行った方 がより高い活性化率を期待できる。

【0037】 [ゲート配線の形成:図1 (C)] 第1の 導電膜113を、タンタル (Ta)、チタン (Ti)、 モリブデン (Mo)、タングステン (W) から選ばれた 元素またはいずれかの元素を主成分とする導電性材料 で、10~100nmの厚さに形成した。第1の導電膜 113としては、例えば窒化タンタル (TaN) や窒化 タングステン(WN)を用いることが望ましい。

【0038】さらに、第1の導電膜113上に第2の導 電膜114をTa、Ti、Mo、Wから選ばれた元素ま たはいずれかの元素を主成分とする導電性材料で、10 0~400nmの厚さに形成した。例えば、Taを20 Onmの厚さに形成すれば良い。また、図示しないが、 第1の導電膜113の下、もしくは第2の導電膜114 の上に導電膜113、114 (特に導電膜114)の酸 50 ~139に含まれるn型を付与する不純物元素の濃度を

【0039】 [p-chゲート配線の形成とp⁺⁺領域の 形成:図2(A)] レジストマスク115~118を形 成し、第1の導電膜と第2の導電膜(以下、積層膜とし て取り扱う) をエッチングして、pチャネル型TFTの ゲート配線(ゲート電極ともいう)119、ゲート配線 120、121を形成した。なお、ここではnチャネル 型TFTとなる領域の上には全面を覆うように導電膜1 22、123を残した。

【0040】そして、レジストマスク115~118を そのまま残してマスクとし、pチャネル型TFTが形成 される半導体層104の一部に、p型を付与する不純物 元素を添加する工程を行った。ここではボロンをその不 純物元素として、ジボラン(B2H6)を用いてイオンド ープ法(勿論、イオンインプランテーション法でも良 い) で添加した。ここでは $5 \times 10^{20} \sim 3 \times 10^{21}$ atom s/cm³の濃度にボロンを添加した。なお、ここで形成さ れた不純物領域に含まれるp型を付与する不純物元素の 濃度を (p ++) で表すこととする。従って、本明細書中 では不純物領域124、125をp++領域と言い換える ことができる。

【0041】なお、この工程において、レジストマスク 115~118を使用してゲート絶縁膜107をエッチ ング除去して、活性層104の一部を露出させた後、p 型を付与する不純物元素を添加する工程を行っても良 い。その場合、加速電圧が低くて済むため、活性層に与 えるダメージも少ないし、スループットも向上する。

【0042】 [n-chゲート配線の形成:図2 (B)) 次に、レジストマスク115~118は除去し た後、レジストマスク126~129を形成し、nチャ ネル型TFTのゲート配線130、131を形成した。 このときゲート配線130はn゚領域112とゲート絶 縁膜107を介して重なるように形成した。

【0043】 [n⁺領域の形成:図2(C)] 次に、レ ジストマスク126~129を除去し、レジストマスク 132~134を形成した。そして、nチャネル型TF Tにおいて、ソース領域またはドレイン領域として機能 する不純物領域を形成する工程を行なった。レジストマ 40 スク134はnチャネル型TFTのゲート配線131を 覆う形で形成した。これは、後の工程において画素部の nチャネル型TFTに、ゲート配線と重ならないように LDD領域を形成するためである。

【0044】そして、n型を付与する不純物元素を添加 して不純物領域135~139を形成した。ここでも、 フォスフィン(PH3)を用いたイオンドープ法(勿 論、イオンインプランテーション法でも良い)で行い、 この領域のリンの濃度は $1 \times 10^{20} \sim 1 \times 10^{21}$ atoms/ cm³とした。なお、ここで形成された不純物領域137

 (n^+) で表すこととする。従って、本明細書中では不純物領域 $137\sim139$ を n^+ 領域と言い換えることができる。また、不純物領域135は既に n^- 領域が形成されていたので、厳密には不純物領域 $136\sim139$ よりも若干高い濃度でリンを含む。

【0045】なお、この工程において、レジストマスク132~134およびゲート配線130をマスクとしてゲート絶縁膜107をエッチングし、活性層105、106の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。

【0046】 $\begin{bmatrix} n^{-}$ 領域の形成:図3(A)〕次に、レジストマスク132~134を除去し、画素部のn チャネル型TFTとなる活性層106にn 型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域140~143には前記 n^{-} 領域の1/2~1/10 の濃度(具体的には $1\times10^{16}\sim5\times10^{18}$ atom s/cm^3)でリンが添加されるようにした。なお、ここで形成された不純物領域140~143に含まれるn 型を付与する不純物元素の濃度を (n^{-}) で表すこととする。従って、本明細書中では不純物領域140~143を n^{-} 領域と言い換えることができる。また、この工程ではゲート配線で隠された不純物領域167を除いて全ての不純物領域に n^{2} の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

【0047】〔熱活性化の工程:図3(B)〕次に、後に第1の層間絶縁膜の一部となる保護絶縁膜144を形成した。保護絶縁膜144は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100~400nmとすれば良い。

【0048】その後、それぞれの濃度で添加された n型または p型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法 (RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300~650℃、好ましくは400~550℃、ここでは450℃、2時間の熱処理を行った。

【0049】さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、活性層を水素化する工程を行った。この工程は加熱励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0050】 [層間絶縁膜、ソース/ドレイン配線、遮 光膜、画素電極、保持容量の形成:図3(C)]活性化 50 工程を終えたら、保護絶縁膜144の上に $0.5\sim1.5$ μ m厚の層間絶縁膜145を形成した。前記保護絶縁膜144と層間絶縁膜145とでなる積層膜を第1の層間絶縁膜とした。

16

【0051】その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線146~148と、ドレイン配線149、150を形成した。図示していないが、本実施例ではこれらの配線を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。なお、ソース配線及びドレイン配線として銅膜と窒化チタン膜との積層膜を用いても良い。

【0052】次に、パッシベーション膜151として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50~500nm(代表的には200~300nm)の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜151に開口部を形成しておいても良い。

【0053】その後、有機樹脂からなる第2の層間絶縁 膜152を約1μmの厚さに形成した。有機樹脂として は、ポリイミド、アクリル、ポリアミド、ポリイミドア ミド、BCB(ベンゾシクロブテン)等を使用すること 30 ができる。有機樹脂膜を用いることの利点は、成膜方法 が簡単である点や、比誘電率が低いので、寄生容量を低 減できる点、平坦性に優れる点などが上げられる。なお 上述した以外の有機樹脂膜や有機系SiO化合物などを用 いることもできる。ここでは、基板に塗布後、熱重合す るタイプのポリイミドを用い、300℃で焼成して形成 した。

【0054】次に、画素部となる領域において、第2の層間絶縁膜152上に遮光膜153を形成した。遮光膜153はアルミニウム(A1)、チタン(Ti)、タン40 タル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100~300nmの厚さに形成した。そして、遮光膜153の表面に陽極酸化法またはプラズマ酸化法により30~150nm(好ましくは50~75nm)の厚さの酸化物(酸化膜)154を形成した。ここでは遮光膜153としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、酸化物154として酸化アルミニウム膜(アルミナ膜)を用いた。

【0055】なお、ここでは遮光膜表面のみに絶縁膜を 設ける構成としたが、絶縁膜をプラズマCVD法、熱C VD法またはスパッタ法などの気相法によって形成して も良い。その場合も膜厚は $30\sim150$ nm(好ましくは $50\sim75$ nm)とすることが好ましい。また、酸化シリコン膜、窒化酸化シリコン膜、DLC(Diamond like carbon)膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

17

【0056】次に、第2の層間絶縁膜152にドレイン配線150に達するコンタクトホールを形成し、画素電極155を形成した。なお、画素電極156、157はそれぞれ隣接する別の画素の画素電極である。画素電極155~157は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)膜を100nmの厚さにスパッタ法で形成した。

【0057】また、この時、画素電極155と遮光膜153とが酸化物154を介して重なった領域158が保持容量を形成した。

【0058】こうして同一基板上に、駆動回路を形成するCMOS回路と画素部とを有したアクティブマトリクス基板が完成した。なお、駆動回路を形成するCMOS回路にはnチャネル型TFT181、pチャネル型TFT182が形成され、画素部にはnチャネル型TFTでなる画素TFT183が形成された。

【0059】CMOS回路のpチャネル型TFT181には、チャネル形成領域161並びにp⁺⁺領域で形成されたソース領域162及びドレイン領域163が形成された。また、nチャネル型TFT182には、チャネル形成領域164、ソース領域165、ドレイン領域166、ゲート絶縁膜を介してゲート配線と全部重なったLDD領域(Lov領域)167が形成された。この時、ソース領域165、ドレイン領域166はそれぞれn⁺領域(厳密には (n⁻+n⁺)領域)で形成され、Lov領域167はn⁻領域で形成された。

【0060】また、図3(C)ではできるだけ抵抗成分を減らすためにチャネル形成領域164の片側のみ(ドレイン領域側のみ)にLov領域を配置しているが、チャネル形成領域164を挟んで両側に配置しても良い。

【0061】また、画素TFT183には、チャネル形 40 素の画素電極である。 成領域168、169、ソース領域170、ドレイン領 域171、ゲート絶縁膜を介してゲート配線と重ならな いLDD領域(以下、このLDD領域をLoff領域とい う。なお、offとはoffsetの意である。)172~17 5、Loff領域173、174に接したn⁺領域(オフ電 流値の低減に効果がある)176が形成された。この 時、ソース領域170、ドレイン領域171はそれぞれ n⁺領域で形成され、Loff領域172~175はn⁻⁻領 域で形成される。

【0062】本発明は、画素部および駆動回路が要求す 50 リクス基板の画素部のnチャネル型TFTに接続される

る回路仕様に応じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、nチャネル型TFTは回路仕様に応じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と低オフ電流動作を重視したTFT構造とを実現した。

【0063】例えば、アクティブマトリクス型液晶表示 10 装置の場合、nチャネル型TFT182は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。また、nチャネル型TFT183は低オフ電流動作を重視した画素部、サンプリング回路(トランスファーゲートともいう)に適している。

【0064】また、チャネル長 $3\sim7\mu$ mに対してLov領域の長さ(幅)は $0.5\sim3.0\mu$ m、代表的には $1.0\sim1.5\mu$ mとすれば良い。また、画案TFT183に設けられるLoff領域 $172\sim175$ の長さ

% (幅)は0.5~3.5μm、代表的には2.0~2. 5μmとすれば良い。

【0065】[実施例2]本実施例では、アクティブマトリクス基板の画素部のnチャネル型TFT401に接続される保持容量の他の構成について図4を用いて説明する。なお、図4の断面構造は実施例1で説明した作製工程に従って、酸化物154を形成するところまで全く同一であるので、そこまでの構造は図1~3で既に説明されている。従って、本実施例では実施例1と異なる点のみに注目して説明を行うこととする。

【0066】実施例1の工程に従って遮光膜153、遮光膜153を酸化して得られた酸化物154を形成したら、有機樹脂膜でなるスペーサー402~404を形成する。有機樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、BCB(ベンゾシクロブテン)から選ばれた膜を用いることができる。その後、スペーサー402、第2の層間絶縁膜152、パッシベーション膜151をエッチングしてコンタクトホールを形成し、実施例1と同一の材料で画素電極405を形成する。なお、画素電極406、407は隣接する別の画素の画素電極である。

【0067】こうして、遮光膜153と画素電極405が酸化物154を介して重なった領域において保持容量408が形成される。このようにスペーサー402~404を設けることにより、遮光膜153と画素電極405~407との間で発生するショート(短絡)を防止することができる。

【0068】なお、本実施例の構成は実施例1の構成と組み合わせることが可能である。

【0069】[実施例3]本実施例では、アクティブマトリクス基板の画案部のカチャネル型TFTに接続される

保持容量の他の構成について図5を用いて説明する。な お、図5の断面構造は実施例1で説明した作製工程に従 って、遮光膜153を形成するところまで全く同一であ るので、そこまでの構造は図1~3で既に説明されてい る。従って、本実施例では実施例1と異なる点のみに注 目して説明を行うこととする。

【0070】まず実施例1の工程に従って遮光膜153 を形成したら、遮光膜153の端部を覆うようにして有 機樹脂膜でなるスペーサー501~503を形成する。 有機樹脂膜としては、ポリイミド、ポリアミド、ポリイ ミドアミド、アクリル、BCB (ベンソシクロプテン) から選ばれた膜を用いることができる。(図5(A))

【0071】次に、陽極酸化法またはプラズマ酸化法に より遮光膜153の露出した表面に酸化物504を形成 する。なお、スペーサー501~503と接した部分に は酸化物504は形成されない。(図5(B))

【0072】次に、スペーサー501、第2の層間絶縁 膜152、パッシベーション膜151をエッチングして コンタクトホールを形成し、実施例1と同一の材料で画 素電極505を形成する。なお、画素電極506、50 7は隣接する別の画素の画素電極である。

【0073】こうして、遮光膜153と画素電極505 が酸化物504を介して重なった領域において保持容量 508が形成される。このようにスペーサー501~5 03を設けることにより、遮光膜153と画素電極50 5~507との間で発生するショート (短絡) を防止す ることができる。

【0074】なお、本実施例の構成は実施例1の構成と 組み合わせることが可能である。

【0075】 [実施例4] 本実施例では本発明の構成に ついて図6~図8を用い、画素部とその周辺に設けられ る駆動回路の基本形態であるCMOS回路を同時に形成 したアクティブマトリクス基板の作製方法について説明 する。

【0076】最初に、基板601上に下地膜として窒化 酸化シリコン膜602aを50~500nm、代表的に は100 nmの厚さに形成した。窒化酸化シリコン膜6 02aは、SiH₄とN₂OとNH₃を原料ガスとして作 製されるものであり、含有する窒素濃度を25atomic% 以上50atomic%未満となるようにした。その後、窒素 雰囲気中で450~650℃の熱処理を施し、窒化酸化 シリコン膜602aを緻密化した。

【0077】さらに窒化酸化シリコン膜602bを10 0~500nm、代表的には200nmの厚さに形成 し、連続して非晶質半導体膜(図示せず)を20~80 nmの厚さに形成した。本実施例では非晶質半導体膜と しては非晶質シリコン膜を用いたが、微結晶シリコン膜 や非晶質シリコンゲルマニウム膜を用いても良い。

【0078】そして特開平7-130652号公報(米 国特許番号 5, 6 4 3, 8 2 6 号及び 5, 9 2 3, 9 6 *50* 成し、第 1 の導電膜と第 3 の導電膜の一部をエッチング

2号に対応)に記載された結晶化手段により非晶質シリ コン膜を結晶化し、結晶質シリコン膜(図示せず)を形 成した。同公報記載の技術は、非晶質シリコン膜の結晶 化に際して、結晶化を助長する触媒元素(ニッケル、コ バルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅か ら選ばれた一種または複数種の元素、代表的にはニッケ ル)を用いる結晶化手段である。具体的には、非晶質シ リコン膜表面に触媒元素を保持させた状態で加熱処理を 行い、非晶質シリコン膜を結晶質シリコン膜に変化させ *10* るものである。

20

【0079】こうして結晶質シリコン膜を形成したら、 エキシマレーザー光を照射することにより残存した非晶 質成分の結晶化を行い、全体の結晶性を向上させる。な お、エキシマレーザー光はパルス発振型でも連続発振型 でも良いが、ビーム形を線状に加工して照射することで 大型基板にも対応できる。

【0080】次に、結晶質シリコン膜をパターニングし て、活性層603~606を形成し、さらにそれらを覆 ってゲート絶縁膜607を形成した。ゲート絶縁膜60 20 7は、SiH₄とN₂Oとから作製される窒化酸化シリコ ン膜であり、ここでは10~200nm、好ましくは5 0~150nmの厚さで形成した。(図6(A))

【0081】次に、活性層603、606の全面と、活 性層604、605の一部 (チャネル形成領域を含む) を覆うレジストマスク608~611を形成した。そし て、フォスフィン (PH3) を用いたイオンドープ法で n型を付与する不純物元素(本実施例ではリン)を添加) して後にLov領域またはLoff領域となるn^一領域612 ~614を形成した。この工程では、ゲート絶縁膜60 7を通してその下の活性層にリンを添加するために、加 速電圧は65keVに設定した。活性層に添加されるリ ンの濃度は、2×10¹⁶~5×10¹⁹atoms/cm³の範囲 にするのが好ましく、ここでは 1×10^{18} atoms/cm³と した。(図6(B))

【0082】次に、第1の導電膜615を、スパッタ法 により窒化タンタル(TaN)で形成した。続いて、ア ルミニウム (A1) を主成分とする第2の導電膜 616 を、100~300nmの厚さに形成した。 (図6 (C))

【0083】そして、第2の導電膜をエッチングして配 線617を形成した。本実施例の場合、第2の導電膜が A1であるので、リン酸溶液により下地であるTaN膜 との選択比が良好であった。さらに、第1の導電層61 5と配線617の上に第3の導電膜618をタンタル (Ta) で100~400nm (本実施例では200n m) の厚さに形成した。なお、このタンタル膜の上にさ らに窒化タンタル膜を形成しても構わない。 (図 6 (D))

【0084】次に、レジストマスク619~624を形

21

除去して、低抵抗な接続配線625、pチャネル型TF Tのゲート配線626、画素部のゲート配線627を形 成した。なお、導電膜628~630はnチャネル型T FTとなる領域上に残しておく。また、この接続配線6 25は、配線抵抗を極力小さくした部分(例えば、外部 信号の入出力端子から駆動回路の入出力端子までの配線 部分)に形成する。但し、構造上、配線幅がある程度太 くなってしまうので、微細な配線を必要とする部分には 不向きである。

電膜 (Ta膜) のエッチングはCF4とO2の混合ガスに より行うことができた。そして、レジストマスク619 ~624をそのまま残して、pチャネル型TFTが形成 される活性層603の一部に、p型を付与する不純物元 素を添加する工程を行った。ここではポロンをその不純 物元素として、ジボラン (B2H6) を用いてイオンドー プ法(勿論、イオンインプランテーション法でも良い) で添加した。ボロンの添加濃度は5×10²⁰~3×10 ²¹atoms/cm³ (本実施例では2×10²¹atoms/cm³) とし た。そして、ボロンが高濃度に添加されたp++領域63 1、632を形成さした。(図7(A))

【0086】なお、この工程において、レジストマスク 619~624をマスクとしてゲート絶縁膜107をエ ッチングし、活性層603の一部を露出させた後、ボロ ンを添加する工程を行っても良い。その場合、加速電圧 が低くて済むため、活性層に与えるダメージも少ない し、スループットも向上する。

【0087】次に、レジストマスク619~624を除 去した後、新たにレジストマスク633~638を形成 した。これはnチャネル型TFTのゲート配線を形成す るためのものであり、ドライエッチング法によりnチャ ネル型TFTのゲート配線639~641が形成され た。このときゲート配線639、640はn⁻領域61 2~614の一部と重なるように形成した。 (図7

【0088】次に、レジストマスク633~638を除 去した後、新たにレジストマスク642~647を形成 した。レジストマスク644、646はnチャネル型T FTのゲート配線640、641とn⁻領域の一部を覆 う形で形成した。

【0089】そして、n型を付与する不純物元素(本実 施例ではリン) を1×10²⁰~1×10²¹atoms/cm ³(本実施例では5×10²⁰atoms/cm³)の濃度で添加し て活性層604~606にn⁺領域647~653を形 成した。(図7(C))

【0090】なお、この工程において、レジストマスク 642~647を用いてゲート絶縁膜107をエッチン グ除去し、活性層604~606の一部を露出させた 後、リンを添加する工程を行っても良い。その場合、加 速電圧が低くて済むため、活性層に与えるダメージも少 50 ないし、スループットも向上する。

【0091】次に、レジストマスク642~646を除 去し、画素部のnチャネル型TFTとなる活性層606 にn型を付与する不純物元素(本実施例ではリン)を添 加する工程を行った。こうして前記n⁻領域の1/2~ 1/10の濃度(具体的には1×10¹⁶~5×10¹⁸at oms/cm³) でリンが添加されたn ̄領域654~657 を形成した。

【0092】また、この工程ではゲート配線で隠された 【0085】上記第1の導電膜(TaN膜)と第2の導 10 不純物領域658~660を除いて全ての不純物領域に n 一の濃度でリンが添加された。実際、その濃度は非常 に低濃度であるため無視して差し支えない。但し、厳密 には659、660で示される領域がn⁻領域であるの に対し、661、662で示される領域は (n-+ n-) 領域となり、前記n 領域659、660よりも 若干高い濃度でリンを含む。(図8(A))

> 【0093】次に、100~400nm厚の保護絶縁膜 663をプラズマCVD法でSiH₄、N₂O、NH₃を 原料とした窒化酸化シリコン膜で形成した。この窒化酸 20 化シリコン膜中の含有水素濃度は1~30atomic%とな るように形成することが望ましかった。保護絶縁膜66 3としては、他にも酸化シリコン膜、窒化シリコン膜ま たはそれらを組み合わせた積層膜を用いることができ

【0094】その後、それぞれの濃度で添加されたn型 またはp型を付与する不純物元素を活性化するために熱 処理工程を行った。この工程はファーネスアニール法、 レーザーアニール法、またはラピッドサーマルアニール 法(RTA法)で行うことができる。ここではファーネ スアニール法で活性化工程を行った。加熱処理は、窒素 雰囲気中において300~650℃、好ましくは400 ~550℃、ここでは450℃、2時間の熱処理を行っ た。

【0095】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行 い、活性層を水素化する工程を行った。この工程は熱的 に励起された水素により半導体層のダングリングボンド を終端する工程である。水素化の他の手段として、プラ ズマ水素化(プラズマにより励起された水素を用いる) 40 を行っても良い。(図8(B))

【0096】活性化工程を終えたら、保護絶縁膜663 の上に0.5~1.5 µm厚の層間絶縁膜664を形成 した。前記保護絶縁膜663と層間絶縁膜664とでな る積層膜を第1の層間絶縁膜とした。

【0097】その後、それぞれのTFTのソース領域ま たはドレイン領域に達するコンタクトホールが形成さ れ、ソース配線665~668と、ドレイン配線669 ~672を形成した。なお、図示されていないがCMO S回路を形成するためにドレイン配線669と670は 同一配線として接続されている。また、入出力端子間、

回路間を結ぶ接続配線673、674も同時に形成した。なお、図示していないが本実施例ではこの配線を、 Ti膜を100mm、Tiを含むアルミニウム膜300 mm、Ti膜150mmをスパッタ法で連続して形成した3層構造の積層膜とした。

【0098】次に、パッシベーション膜675として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で $50\sim500$ nm(代表的には $200\sim300$ nm)の厚さで形成した。パッシベーション膜675はプラズマCVD法で SiH_4 、 N_2O 、 NH_3 から形成される窒化酸化シリコン膜、または SiH_4 、 N_2 、 NH_3 から作製される窒化シリコン膜で形成すれば良い。

【0099】まず、膜の形成に先立って N_2O 、 N_2 、 N_3 等を導入してプラズマ水素化処理により水素化の工程を行なった。プラズマ処理により励起された水素は第1の層間絶縁膜中に供給され、基板を $200\sim400$ ℃に加熱しておけば、その水素を下層側にも拡散させて活性層を水素化することができた。このパッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。

【0100】また、パッシベーション膜を形成した後に、さらに水素化工程を行っても良い。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜151に開口部を形成しておいても良い。

【0101】その後、有機樹脂からなる第2の層間絶縁膜676を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベングシクロブテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

【0102】次に、画素部となる領域において、第2の層間絶縁膜676上に遮光膜677を形成した。遮光膜153はアルミニウム(A1)、チタン(Ti)、タンタル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100~300nmの厚さに形成した。なお、第2の層間絶縁膜676上に酸化シリコン膜等の絶縁膜を5~50nm形成しておくと、この上に形成する遮光膜の密着性を高めることができた。また、有機樹脂で形成した第2の層間絶縁膜676の表面に CF_4 ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮光膜の密着性を向上させることができた。

【0103】また、遮光膜だけでなく、他の接続配線を 形成することも可能である。例えば、駆動回路内で回路 間をつなぐ接続配線を形成できる。但し、その場合は遮 光膜または接続配線を形成する材料を成膜する前に、予 め第2の層間絶縁膜にコンタクトホールを形成しておく 必要がある。

【0104】次に、遮光膜677の表面に陽極酸化法またはプラズマ酸化法(本実施例では陽極酸化法)により30~150nm(好ましくは50~75nm)の厚さの陽極酸化物678を形成した。本実施例では遮光膜677としてアルミニウム膜またはアルミニウムを主成分とする膜を用いたため、陽極酸化物678として酸化アルミニウム膜(アルミナ膜)が形成された。

【0105】陽極酸化処理に際して、まず十分にアルカ リイオン濃度の小さい酒石酸エチレングリコール溶液を 作製した。これは15%の酒石酸アンモニウム水溶液と エチレングリコールとを2:8で混合した溶液であり、 これにアンモニア水を加え、pHが7±0.5となるよ うに調節した。そして、この溶液中に陰極となる白金電 20 極を設け、遮光膜677が形成されている基板を溶液に 浸し、遮光膜677を陽極として、一定(数mA~数十 mA)の直流電流を流した。溶液中の陰極と陽極との間 の電圧は酸化物の成長に従い時間と共に変化するが、電 流が一定となるように電圧を調整し、150Vとなった ところで電圧を一定として、15分間保持した。このよ うにして遮光膜677の表面には厚さ50~75nmの 陽極酸化物678を形成することができた。なお、ここ で示した陽極酸化法に係わる数値は一例にすぎず、作製 する素子の大きさ等によって当然最適値は変化しうるも 30 のである。

【0106】また、ここでは遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は $30\sim150$ nm(好ましくは $50\sim75$ nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、空化酸化シリコン膜、DLC(Diamond like carbon)膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

2 【0107】次に、第2の層間絶縁膜676、パッシベーション膜675にドレイン配線672に達するコンタクトホールを形成し、画素電極679を形成した。なお、画素電極680、681はそれぞれ隣接する別の画素の画素電極である。画素電極679~681は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウムと酸化スズとの化合物(ITO)膜を100nmの厚さにスパッタ法で形成した。

50 【0108】また、この時、画素電極679と遮光膜6

77とが陽極酸化物678を介して重なった領域682 が保持容量を形成した。

【0109】こうして同一基板上に、駆動回路となるCMOS回路と画素部とを有したアクティブマトリクス基板が完成した。なお、駆動回路にはpチャネル型TFT801、nチャネル型TFT802、803が形成され、画素部にはnチャネル型TFTでなる画素TFT804が形成された。(図8(C))

【0110】CMOS回路のpチャネル型TFT801には、チャネル形成領域 7_0 1、並びにp⁺⁺領域で形成されたソース領域 7_0 2及びドレイン領域 7_0 3が形成された

【0111】また、n チャネル型TFT802には、チャネル形成領域704、ソース領域705、ドレイン領域706、そしてチャネル形成領域の片側にLov領域707が形成された。この時、ソース領域705、ドレイン領域706はそれぞれ(n + n +) 領域で形成され、Lov領域707はn - 領域で形成された。また、Lov領域707はゲート配線と全部重なって形成された。

【0112】また、n チャネル型TFT803には、チャネル形成領域708、ソース領域709、ドレイン領域710、そしてチャネル形成領域の両側にLov領域711a、712aおよびLoff領域711b、712bが形成された。この時、ソース領域709、ドレイン領域710はそれぞれ(n^-+n^+)領域、Lov領域711a、712aは n^- 領域、Loff領域711b、712bは(n^-+n^-)領域で形成された。なお、この構造ではLDD領域の一部がゲート配線と重なるように配置されたために、Lov領域とLoff領域が実現されている。

【0113】また、画素TFT804には、チャネル形成領域713、714、ソース領域715、ドレイン領域716、Loff領域717~720、Loff領域718、719に接したn⁺領域721が形成された。この時、ソース領域715、ドレイン領域716はそれぞれn⁺領域で形成され、Loff領域717~720はn⁻⁻領域で形成された。

【0114】本実施例では、画素部および駆動回路が要求する回路仕様に応じて各回路を形成するTFTの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、nチャネル型TFTは回路仕様に応じてLDD領域の配置を異ならせ、Lov領域またはLoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したTFT構造と低オフ電流動作を重視したTFT構造とを実現した。

【0115】例えば、アクティブマトリクス型液晶表示装置の場合、nチャネル型TFT802は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。即ち、チャネル形成領域の片側(ドレ 50

イン領域側)のみにLov領域を配置することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア(電子)の移動する方向が一定だからである。但し、必要に応じてチャネル形成領域の両側にLov領域を配置することもできる。

26

【0116】また、nチャネル型TFT803はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路(サンプルホールド回路)に適している。即ち、Lov領域を配置することでホットキャリア対策とし、さらにLoff領域を配置することで低オフ電流動作を実現した。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が180°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはLov領域のみとすることもありうる。

【0117】また、nチャネル型TFT804は低オフ電流動作を重視した画素部、サンプリング回路(サンプルホールド回路)に適している。即ち、オフ電流値を増加させる要因となりうるLov領域を配置せず、Loff領域のみを配置することで低オフ電流動作を実現している。また、駆動回路のLDD領域よりも低い濃度のLDD領域をLoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、n⁺領域721はオフ電流値を低減する上で非常に有効であることが確認されている。

【0118】また、チャネル長3~7 μ mに対してnチャネル型TFT802のLov領域707の長さ(幅)は0.5~3.0 μ m、代表的には1.0~1.5 μ mとすれば良い。また、nチャネル型TFT803のLov領域711a、712aの長さ(幅)は0.5~3.0 μ m、代表的には1.0~1.5 μ m、Loff領域711b、712bの長さ(幅)は1.0~3.5 μ m、代表的には1.5~2.0 μ mとすれば良い。また、画素TFT804に設けられるLoff領域717~720の長さ(幅)は0.5~3.5 μ m、代表的には2.0~2.5 μ mとすれば良い。

【0119】さらに、pチャネル型TFT801は自己 整合(セルフアライン)的に形成され、nチャネル型TFT802~804は非自己整合(ノンセルフアライン)的に形成されている点も本発明の特徴の一つである。

【0120】なお、本実施例は実施例1で説明したアクティブマトリクス基板の構成にnチャネル型TFT803の構成を加えただけであるので、作製工程中の薄膜材料、不純物添加工程の数値範囲、薄膜の膜厚範囲等の条件は実施例1で説明した条件をそのまま用いることが可能である。また、本実施例の構成を実施例2又は実施例3の構成と組み合わせることは可能である。

27

【0121】[実施例5]本実例では、アクティブマトリ クス基板から、アクティブマトリクス型液晶表示装置を 作製する工程を説明する。図9に示すように、図8

(C) の状態の基板に対し、配向膜901を形成する。 通常液晶表示素子の配向膜にはポリイミド樹脂が多く用 いられている。対向側の基板902には、透明導電膜9 03と、配向膜904とを形成した。配向膜を形成した 後、ラビング処理を施して液晶分子がある一定のプレチ ルト角を持って配向するようにした。そして、画素部 と、CMOS回路が形成されたアクティブマトリクス基 板と対向基板とを、公知のセル組み工程によってシール 材やスペーサ(共に図示せず)などを介して貼りあわせ る。その後、両基板の間に液晶材料905を注入し、封 止剤(図示せず)によって完全に封止した。液晶材料に は公知の液晶材料を用いれば良い。このようにして図9 に示すアクティブマトリクス型液晶表示装置が完成し た。

【0122】次にこのアクティブマトリクス型液晶表示 装置の構成を、図10の斜視図および図11の上面図を 用いて説明する。尚、図10と図11は、図6~図8の 断面構造図と対応付けるため、共通の符号を用いてい る。また、図11(B)で示すA-A'に沿った断面構 造は、図8(C)に示す画素部の断面図に対応してい る。

【0123】アクティブマトリクス基板は、ガラス基板 601上に形成された、画素部1001と、走査(ゲー ト) 線駆動回路1002と、信号(ソース)線駆動回路1 003で構成される。画素部の画素TFT804はnチ ャネル型TFTであり、周辺に設けられる駆動回路はC MOS回路を基本として構成されている。走査(ゲー ト)線駆動回路1002と、信号(ソース)線駆動回路 1003はそれぞれゲート配線641とソース配線66 8で画素部1001に接続されている。また、FPC1 004が接続された外部入出力端子1005から駆動回 路の入出力端子までの接続配線625、673が設けら れている。

【0124】図11は画素部1001の一部分(一画 素) を示す上面図である。ここで図11(A)は活性 層、ゲート配線、ソース配線の重ねあわせを示す上面図 であり、同図(B)はその上に遮光膜、画素電極を重ね 40 なる。 あわせた状態を示す上面図である。図11(A)におい て、ゲート配線641は、図示されていないゲート絶縁 膜を介してその下の活性層606と交差している。ま た、図示はしていないが、活性層606には、ソース領 域、ドレイン領域、n 一領域でなるLoff領域が形成さ れている。また、1101はソース配線668と活性層 606とのコンタクト部、1102はドレイン配線67 2と活性層606とのコンタクト部である。

【0125】また、図11 (B) において、画素TFT

8 (C) の陽極酸化物 6 7 8 を指す) が形成された遮光 膜677と、各画素ごとに設けられる画素電極679~ 681が形成されている。そして、遮光膜677と画素 電極679とが陽極酸化物を介して重なる領域で保持容 量682が形成される。なお、1103はドレイン配線 672と画素電極679とのコンタクト部である。

【0126】本実施例では保持容量の誘電体として比誘 電率が7~9と高いアルミナ膜を用いたことで、必要な、 容量を形成するための面積を少なくすることが可能であ 10 る。さらに、本実施例のように画素TFT上に形成され る遮光膜を保持容量の一方の電極とすることで、アクテ ィブマトリクス型液晶表示装置の画像表示部の開口率を 向上させることができた。

【0127】なお、本実施例のアクティブマトリクス型 液晶表示装置は、実施例4で説明した構造と照らし合わ せて説明したが、実施例1~3のいずれの構成とも自由 に組み合わせてアクティブマトリクス型液晶表示装置を 作製することができる。

【0128】 [実施例6] 画素部の各画素に設けられる 20 保持容量は画素電極に接続されていない方の電極(本発 明の場合は遮光膜)を固定電位としておくことで保持容 量を形成することができる。その場合、遮光膜をフロー ティング状態(電気的に孤立した状態)かコモン電位 (データとして送られる画像信号の中間電位) に設定し ておくことが望ましい。

【0129】そこで本実施例では遮光膜をコモン電位に 固定する場合の接続方法について図12を用いて説明す る。図12(A)において、1201は実施例1と同様 にして作製された画素TFTであり、1202が保持容 30 量の一方の電極として機能する遮光膜である。遮光膜1 202は画素部の外側にまで延在し、第2の層間絶縁膜 1204、パッシベーション膜1205に設けられたコ ンタクトホール1206を介してコモン電位を与える電 源線1203と接続している。

【0130】このように画素部の外側において、コモン 電位を与える電源線と電気的に接続することでコモン電 位とすることができる。従って、この場合には遮光膜1 202を形成する前に第2の層間絶縁膜1204、パッ シベーション膜1205をエッチングする工程が必要と

【0131】次に、図12(B)において、1207は 実施例1と同様にして作製された画素TFTであり、1 208が保持容量の一方の電極として機能する遮光膜で ある。遮光膜1208は画素部の外側にまで延在し、1 209で示される領域において導電膜1210と酸化物 1211を介して重なる。この導電膜1210は画素電 極1212と同時に形成される導電膜である。

【0132】そして、この導電膜1210は第2の層間 絶縁膜1213、パッシベーション膜1214に設けら の上には表面に陽極酸化物(ここでは図示しないが、図 50 れたコンタクトホール1215を介してコモン電位を与

える電源線1216と接続している。この時、領域12 09では遮光膜1208、酸化物1211、導電膜12 10でなるコンデンサが形成される。このコンデンサは 交流駆動を行うことによって実質的に短絡する。即ち、 領域1209では静電結合によって、遮光膜1208と 導電膜1210とが電気的に接続されるため、遮光膜1 208と電源線1216とは実質的に接続される。

【0133】このように図12(B)の構造を採用する ことで、工程数を増やすことなく遮光膜をコモン電位に 設定することが可能となる。

【0134】なお、本実施例の構成は実施例1~5のい ずれの構成とも自由に組み合わせることが可能である。 【0135】[実施例7]図13は、実施例4で示した アクティブマトリクス基板の回路構成の一例を示す。本 実施例のアクティブマトリクス基板は、ソース信号線側 駆動回路1301、ゲート信号線側駆動回路(A)13 07、ゲート信号線側駆動回路(B)1311、プリチ ャージ回路1312、画素部1306を有している。ソ ース信号線側駆動回路1301は、シフトレジスタ回路 1302、レベルシフタ回路1303、バッファ回路1 304、サンプリング回路1305を備えている。ま た、ゲート信号線側駆動回路(A)1307は、シフト レジスタ回路1308、レベルシフタ回路1309、バ ッファ回路1310を備えている。ゲート信号線側駆動 回路(B)1311も同様な構成である。

【0136】ここでシフトレジスタ回路1302、13 08は駆動電圧が5~16V(代表的には10V)であ り、回路を形成するCMOS回路に使われるnチャネル 型TFTは図8(C)の802で示される構造が適して いる。

【0137】また、レベルシフタ回路1303、130 9、バッファ回路1304、1310は、駆動電圧は1 4~16 Vと高くなるが、シフトレジスタ回路と同様 に、図8(C)のnチャネル型TFT802を含むCM OS回路が適している。なお、ゲート配線をダブルゲー ト構造とすることは、回路の信頼性を向上させる上で有 効である。

【0138】また、サンプリング回路1305は駆動電 圧が14~16 Vであるが、ソース領域とドレイン領域 が反転する上、オフ電流値を低減する必要があるので、 図8 (C) のnチャネル型TFT803を含むCMOS 回路が適している。なお、実際にサンプリング回路を形 成する時はnチャネル型TFTとpチャネル型TFTと を組み合わせて形成することになる。

【0139】また、画素部1306は駆動電圧が14~ 16 Vであり、サンプリング回路1305よりもさらに オフ電流値が低いことを要求するので、完全なLDD構 造(Lov領域を配置しない構造)とすることが望まし く、図8(C)のnチャネル型TFT804を画素TF Tとして用いることが望ましい。

【0140】なお、本実施例の構成は、実施例2~6の いずれの構成とも自由に組み合わせることが可能であ

30

【0141】 [実施例8] 本実施例ではTFTの活性層 (能動層)となる活性層を形成する工程について図14 を用いて説明する。まず、基板(本実施例ではガラス基 板)1401上に200nm厚の窒化酸化シリコン膜で なる下地膜1402と50nm厚の非晶質半導体膜(本 実施例では非晶質シリコン膜) 1403を大気解放しな 10 いで連続的に形成する。

【0142】次に、重量換算で10ppmの触媒元素 (本実施例ではニッケル) を含む水溶液(酢酸ニッケル 水溶液) をスピンコート法で塗布して、触媒元素含有層 1404を非晶質半導体膜1403の全面に形成する。 ここで使用可能な触媒元素は、ニッケル(Ni)以外に も、ゲルマニウム(Ge)、鉄(Fe)、パラジウム (Pd)、スズ (Sn)、鉛 (Pb)、コバルト (C o)、白金(Pt)、銅(Cu)、金(Au)、といっ た元素がある。(図14(A))

【0143】また、本実施例ではスピンコート法でニッ ケルを添加する方法を用いたが、蒸着法やスパッタ法な どにより触媒元素でなる薄膜(本実施例の場合はニッケ ル膜)を非晶質半導体膜上に形成する手段をとっても良

【0144】次に、結晶化の工程に先立って400~5 00℃で1時間程度の熱処理工程を行い、水素を膜中か ら脱離させた後、500~650℃(好ましくは550 ~570℃)で4~12時間(好ましくは4~6時間) の熱処理を行う。本実施例では、550℃で4時間の熱 処理を行い、結晶質半導体膜(本実施例では結晶質シリ コン膜) 1405を形成する。(図14(B))

【0145】次に、結晶化の工程で用いたニッケルを結 晶質シリコン膜から除去するゲッタリング工程を行う。 まず、結晶質半導体膜1405の表面にマスク絶縁膜1 406を150nmの厚さに形成し、パターニングによ り開口部1407を形成する。そして、露出した結晶質 半導体膜に対して周期表の15族に属する元素(本実施 例ではリン)を添加する工程を行う。この工程により1 ×10¹⁹~1×10²⁰atoms/cm³の濃度でリンを含むゲ ッタリング領域1408が形成される。(図14 (C))

【0146】次に、窒素雰囲気中で450~650℃ (好ましくは500~550℃)、4~24時間(好ま しくは6~12時間)の熱処理工程を行う。この熱処理 工程により結晶質半導体膜中のニッケルは矢印の方向に 移動し、リンのゲッタリング作用によってゲッタリング 領域1408に捕獲される。即ち、結晶質半導体膜中か らニッケルが除去されるため、結晶質半導体膜1409 に含まれるニッケル濃度は、 1×10^{17} atms/cm³以下、

50 好ましくは 1×10^{16} atms/cm³以下にまで低減すること

ができる。(図14(D))

【0147】そして、マスク絶縁膜1406を除去した 後、ゲッタリング領域1408を完全に取り除くように してパターニングを行い、活性層1410を得る。な お、図14(E)では活性層1410を一つしか図示し、

ていないが、基板上に複数の活性層を同時に形成するこ とは言うまでもない。

【0148】以上のようにして形成された活性層141 0は、結晶化を助長する触媒元素 (ここではニッケル) 体膜で形成されている。また、結晶化のあとは触媒元素 をリンのゲッタリング作用により除去しており、活性層 1410中に残存する触媒元素の濃度は、1×10¹⁷at ms/cm³以下、好ましくは1×10¹⁶atms/cm³以下であ

【0149】なお、本実施例の構成は、実施例1~7の いずれの構成とも自由に組み合わせることが可能であ

【0150】 [実施例9] 本実施例ではTFTの活性層 (能動層)となる活性層を形成する工程について図15 を用いて説明する。具体的には特開平10-24773 5号公報(米国出願番号09/034,041号に対 応)に記載された技術を用いる。

【0151】まず、基板(本実施例ではガラス基板)1 501上に200nm厚の窒化酸化シリコン膜でなる下 地膜1502と50nm厚の非晶質半導体膜(本実施例 では非晶質シリコン膜) 1503を大気解放しないで連 続的に形成する。次に、酸化シリコン膜でなるマスク絶 縁膜1504を200mmの厚さに形成し、開口部15 05を形成する。

【0152】次に、重量換算で100ppmの触媒元素 (本実施例ではニッケル)を含む水溶液(酢酸ニッケル 水溶液)をスピンコート法で塗布して、触媒元素含有層 1506を形成する。この時、触媒元素含有層1506 は、開口部1505が形成された領域において、選択的 に非晶質半導体膜1503に接触する。ここで使用可能 な触媒元素は、ニッケル(Ni)以外にも、ゲルマニウ ム (Ge)、鉄 (Fe)、パラジウム (Pd)、スズ (Sn)、鉛(Pb)、コバルト(Co)、白金(P t)、銅(Cu)、金(Au)、といった元素がある。 (図15(A))

【0153】また、本実施例ではスピンコート法でニッ ケルを添加する方法を用いたが、蒸着法やスパッタ法な どにより触媒元素でなる薄膜(本実施例の場合はニッケ ル膜)を非晶質半導体膜上に形成する手段をとっても良

【0154】次に、結晶化の工程に先立って400~5 00℃で1時間程度の熱処理工程を行い、水素を膜中か ら脱離させた後、500~650℃(好ましくは550 ~600℃) で6~16時間(好ましくは8~14時

間)の熱処理を行う。本実施例では、570℃で14時 間の熱処理を行う。その結果、開口部1505を起点と して概略基板と平行な方向(矢印で示した方向)に結晶 化が進行し、巨視的な結晶成長方向が揃った結晶質半導 体膜(本実施例では結晶質シリコン膜) 1507が形成 される。(図15(B))

【0155】次に、結晶化の工程で用いたニッケルを結 晶質シリコン膜から除去するゲッタリング工程を行う。 本実施例では、先ほど形成したマスク絶縁膜1504を を用いることによって、非常に結晶性の良い結晶質半導 10 そのままマスクとして周期表の15族に属する元素(本 実施例ではリン)を添加する工程を行い、開口部150 5 で露出した結晶質半導体膜に 1×10¹⁹~ 1×10²⁰ atoms/cm³の濃度でリンを含むゲッタリング領域150 8を形成する。(図15(C))

> 【0156】次に、窒素雰囲気中で450~650℃ (好ましくは500~550℃)、4~24時間(好ま しくは6~12時間)の熱処理工程を行う。この熱処理 工程により結晶質半導体膜中のニッケルは矢印の方向に 移動し、リンのゲッタリング作用によってゲッタリング 20 領域1508に捕獲される。即ち、結晶質半導体膜中か らニッケルが除去されるため、結晶質半導体膜1509 に含まれるニッケル濃度は、 1×10^{17} atms/cm³以下、 好ましくは 1×10^{16} atms/cm 3 以下にまで低減すること ができる。 (図15 (D))

> 【0157】そして、マスク絶縁膜1504を除去した 後、ゲッタリング領域1508を完全に取り除くように してパターニングを行い、活性層1510を得る。な お、図15(E)では活性層1510を一つしか図示し ていないが、基板上に複数の活性層を同時に形成するこ 30 とは言うまでもない。

> 【0158】以上のようにして形成された活性層151 0は、結晶化を助長する触媒元素 (ここではニッケル) を選択的に添加して結晶化することによって、非常に結 晶性の良い結晶質半導体膜で形成されている。具体的に は、棒状または柱状の結晶が、特定の方向性を持って並 んだ結晶構造を有している。また、結晶化のあとは触媒 元素をリンのゲッタリング作用により除去しており、活 性層1510中に残存する触媒元素の濃度は、1×10 ¹⁷atms/cm³以下、好ましくは1×10¹⁶atms/cm³以下で 40 ある。

【0159】なお、本実施例の構成は、実施例1~7の いずれの構成とも自由に組み合わせることが可能であ

【0160】 [実施例10] 実施例8、9では半導体膜 を結晶化するために用いた触媒元素をゲッタリングする ためにリンを用いたが、本実施例では他の元素を用いて 上記触媒元素をゲッタリングする場合について説明す る。

【0161】まず、実施例8または実施例9工程に従っ 50 て、結晶質半導体膜を得る。但し、本実施例で用いるこ

とのできる基板は、700 $^{\circ}$ $^{\circ}$ 以上に耐えうる耐熱性基板、代表的には石英基板、金属基板、シリコン基板である。また、本実施例では結晶化に用いる触媒元素(ニッケルを例にとる)の濃度を極力低いものとする。具体的には、非晶質半導体膜上に重量換算で $0.5\sim3$ ppmのニッケル含有層を形成し、結晶化のための熱処理を行う。これにより形成された結晶質半導体膜中に含まれるニッケル濃度は、 $1\times10^{17}\sim1\times10^{19}$ atoms/cm 3 (代表的には $5\times10^{17}\sim1\times10^{18}$ atoms/cm 3) とな

33

【0162】そして、結晶質半導体膜を形成したら、ハロゲン元素を含む酸化性雰囲気中で熱処理を行う。温度は800~1150℃(好ましくは900~1000℃)とし、処理時間は10分~4時間(好ましくは30分~1時間)とする。

る。

【0163】本実施例では、酸素雰囲気中に対して3~10体積%の塩化水素を含ませた雰囲気中において、950℃30分の熱処理を行う。この工程により結晶質半導体膜中のニッケルは揮発性の塩化化合物(塩化ニッケル)となって処理雰囲気中に離脱する。即ち、ハロゲン元素のゲッタリング作用によってニッケルを除去することが可能となる。但し、結晶質半導体膜中に存在するニッケル濃度が高すぎると、ニッケルの偏析部で酸化が異常に進行するという問題を生じる。そのため、結晶化の段階で用いるニッケルの濃度を極力低くする必要がある。

【0164】こうして形成された結晶質半導体膜中にに残存するニッケルの濃度は、 1×10^{17} atms/cm³以下、好ましくは 1×10^{16} atms/cm³以下となる。この後は、結晶質半導体膜をパターニングして、活性層を形成することで、TFTの活性層として用いることが可能である。

【0165】なお、本実施例の構成は実施例1~9のいずれの構成とも自由に組み合わせることが可能である。即ち、実施例8、9に示したリンによるゲッタリング工程と併用することも可能である。

【0166】 [実施例11] 本実施例では本発明に用いる結晶質半導体膜(結晶質シリコン膜を例にとる)の結晶性を改善するための工程について説明する。まず、実施例8~10のいずれかの工程に従って活性層を形成する。但し、本実施例ではTFTを形成する基板として800~1150℃の温度に耐えうる基板を用いる材料を用いる必要がある。そのような基板としては、石英基板、金属基板、シリコン基板、セラミックス基板(セラミックスガラス基板も含む)が挙げられる。

【0167】そして、その上に窒化酸化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜とを積層した積層膜でなるゲート絶縁膜を形成する。ゲート絶縁膜の膜厚は20~120nm(代表的には60~80nm)とする。本実施例ではSiH4ガスとN2Oガス

との混合ガスを用いて800℃の成膜温度で酸化シリコン膜を形成する。

【0168】ゲート絶縁膜を形成したら、酸化性雰囲気中で熱処理を行う。温度は800~1150℃(好ましくは900~1000℃)とし、処理時間は10分~4時間(好ましくは30分~1時間)とする。なお、この場合、ドライ酸化法が最も好ましいが、ウェット酸化法であっても良い。また、酸化性雰囲気は100%酸素雰囲気でも良いし、実施例10のようにハロゲン元素を含10ませても良い。

【0169】この熱処理により活性層とゲート絶縁膜との界面付近で活性層が酸化され、熱酸化膜が形成される。その結果、上記界面の準位が低減され、非常に良好な界面特性を示すようになる。さらに、活性層は酸化されることで膜厚が減り、その酸化の際に発生する余剰シリコンによって膜中の欠陥が大幅に低減され、非常に欠陥密度の小さい良好な結晶性を有する半導体膜となる。【0170】本実施例を実施する場合、最終的な活性層の膜厚が20~60nm、ゲート絶縁膜の膜厚が50~150nm(代表的には80~120nm)となるように調節する。また、欠陥密度の低減効果を十分に引き出すためには、活性層が少なくとも50nmは酸化されるようにすることが好ましい。

【0171】次に、実施例1と同様にn型不純物元素を添加し、後にLov領域となるn^{*}領域を形成する。さらに、n型不純物元素を活性化するために不活性雰囲気中で700~950℃(好ましくは750~800℃)の熱処理を行う。本実施例では窒素雰囲気中にて800℃1時間の熱処理を行う。この後は、実施例1の図1

) (C)以降もしくは実施例4の図6(C)以降の工程に 従えば良い。

【0172】本実施例のような工程を経た活性層の結晶構造は結晶格子に連続性を持つ特異な結晶構造となる。 その特徴について以下に説明する。

【0173】上記作製工程に従って形成した活性層は、 微視的に見れば複数の針状又は棒状の結晶(以下、棒状 結晶と略記する)が集まって並んだ結晶構造を有する。 このことはTEM(透過型電子顕微鏡法)による観察で 容易に確認できた。

0 【0174】また、電子線回折及びエックス線(X線)回折を利用すると活性層の表面(チャネルを形成する部分)が、結晶軸に多少のずれが含まれているものの主たる配向面として{110}面を有することを確認できた。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、{110}面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に分布を持っていることが確認された。

【0175】また、本出願人は個々の棒状結晶が接して 形成する結晶粒界をHR-TEM(高分解能透過型電子 顕微鏡法)により観察し、結晶粒界において結晶格子に 連続性があることを確認した。これは観察される格子稿が結晶粒界において連続的に繋がっていることから容易に確認できた。

【0176】なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBICMeasurement; Ryuichi Shi mokawa and Yutaka Hayashi, Japanese Journal of Applied Physics vol. 27, No. 5, pp. 751-758, 1988」に記載された「Planar boundary」である。

【0177】上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。

【0178】特に結晶軸(結晶面に垂直な軸)が $\langle 110\rangle$ 軸である場合、 $\{211\}$ 双晶粒界は $\Sigma30$ 対応粒界とも呼ばれる。 Σ 値は対応粒界の整合性の程度を示す指針となるパラメータであり、 Σ 値が小さいほど整合性の良い粒界であることが知られている。

【0179】本出願人が本実施例を実施して得た結晶質 珪素膜を詳細にTEMを用いて観察した結果、結晶粒界 の殆ど(90%以上、典型的には95%以上)が∑3の 対応粒界、即ち{211} 双晶粒界であることが判明した

【0180】二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が $\{110\}$ である場合、 $\{111\}$ 面に対応する格子縞がなす角を θ とすると、 $\theta=70.5^{\circ}$ の時に Σ 3の対応粒界となることが知られている。

【0181】本実施例の結晶質珪素膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は{211} 双晶粒界であるという結論に辿り着いた。

【0182】なお、 $\theta = 38.9$ °の時には Σ 9の対応粒界となるが、この様な他の結晶粒界も存在した。

【0183】この様な結晶構造(正確には結晶粒界の構造)は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しない見なすことができる。

【0184】またさらに、700~1150℃という高い温度での熱処理工程(本実施例における熱酸化工程またはゲッタリング工程にあたる)によって結晶粒内に存在する欠陥が殆ど消滅していることがTEM観察によって確認されている。これはこの熱処理工程の前後で欠陥

数が大幅に低減されていることからも明らかである。

【0185】この欠陥数の差は電子スピン共鳴分析(Electron Spin Resonance : ESR)によってスピン密度の差となって現れる。現状では本実施例の作製工程に従って作製された結晶質珪素膜のスピン密度は少なくとも 5×10^{17} spins/cm³以下(好ましくは 3×10^{17} spins/cm³以下)であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。

70 【0186】以上の事から、本実施例を実施することで得られた結晶質シリコン膜は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。

【0187】(TFTの電気特性に関する知見)本実施例の活性層を用いたTFTは、MOSFETに匹敵する電気特性を示した。本出願人が試作したTFT(但し、活性層の膜厚は30nm、ゲート絶縁膜の膜厚は100nm)からは次に示す様なデータが得られている。

【0188】(1)スイッチング性能(オン/オフ動作) 切り換えの俊敏性)の指標となるサブスレッショルド係数が、Nチャネル型TFTおよびPチャネル型TFTともに60~100mV/decade(代表的には60~85mV/decade)と小さい。

(2) TFTの動作速度の指標となる電界効果移動度 (μ_{FE}) が、Nチャネル型TFTで $200\sim650\,\mathrm{cm}^2/\mathrm{Vs}$ (代表的には $300\sim500\,\mathrm{cm}^2/\mathrm{Vs}$)、Pチャネル型TFT で $100\sim300\,\mathrm{cm}^2/\mathrm{Vs}$ (代表的には $150\sim200\,\mathrm{cm}^2/\mathrm{Vs}$) と大きい。

(3) TFTの駆動電圧の指標となるしきい値電圧(V30 th)が、Nチャネル型TFTで-0.5~1.5 V、Pチャネル型TFTで-1.5~0.5 Vと小さい。

【0189】以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。なお、本実施例の構成は、実施例1~10のいずれの構成とも自由に組み合わせることが可能である。但し、非晶質半導体膜の結晶化に、実施例8~10で示したような結晶化を助長する触媒元素を用いていることが重要である。

【0190】 [実施例12] 本実施例では、実施例8、9に示したいずれかの手段により結晶化した結晶質半導体膜(結晶質シリコン膜を例にとる)から、結晶化に用いた触媒元素(本実施例ではニッケルを例にとる)をゲッタリングする手段について説明する。なお、説明には図16を用いる。

【0191】まず、実施例1と同様の工程に従って、図2(B)の状態を得る。次に、図2(C)の工程と同様にリンを添加する。その際、本実施例では図2(C)のレジストマスク132の代わりに図16(A)に示すようなレジストマスク1601を用いる。即ち、図2

(C)ではpチャネル型TFTとなる領域を全て隠すよ

うにレジストマスクを設けていたが、図16 (A)では p ** 領域の端部を隠さないようにレジストマスクを形成 する。

【0193】次に、レジストマスク1601, 133、 134を除去した後、実施例1の図3(A)と同様の濃 度でリンの添加工程を行う。この工程によりn^一領域1 40~143が形成される。(図16(B))

【0194】次に、実施例1の図3(B)と同様に、添加された不純物元素(リンまたはボロン)の活性化工程を行う。本実施例ではこの活性化工程をファーネスアニールまたはランプアニールによって行うことが好ましい。ファーネスアニールを用いる場合、450~650℃、好ましくは500~550℃、ここでは500℃、4時間の熱処理を行うことにする。(図16(C))

【0195】本実施例の場合、n チャネル型TFTおよびp チャネル型TFTの双方のソース領域またはドレイン領域に、必ずn [†]領域に相当する濃度のリンが含まれた領域を有する。そのため、熱活性化のための熱処理工程において、リンによるニッケルのゲッタリング効果を得ることができる。即ち、チャネル形成領域から矢印で示す方向へニッケルが移動し、ソース領域またはドレイン領域に含まれるリンの作用によってゲッタリングされる。

【0196】このように本実施例を実施すると、活性層に添加された不純物元素の活性化工程と、結晶化に用いた触媒元素のゲッタリング工程とを兼ねることができ、工程の簡略化に有効である。

【0197】また、ゲッタリングのためのn⁺領域を形成するのはpチャネル型TFTのソース領域及びドレイン領域の一部である。従って、pチャネル型TFTのソース領域及びドレイン領域全体に高濃度にP型を付与する不純物元素を添加する必要がない。即ち、P型を付与する不純物元素を添加する工程を短縮化でき、スループットを向上させることができる。さらに、ソース領域及びドレイン領域の抵抗を下げることができる。

【0198】なお、本実施例の構成は、実施例1~11のいずれの構成とも自由に組み合わせることが可能である。但し、非晶質半導体膜の結晶化に際して、結晶化を助長する触媒元素を用いている場合に有効な技術である。

【0199】 [実施例13] 本実施例では、画素部の構 域およびドレイン領域に n^+ 領域に相当する濃度のリン成を実施例5(図11を照)とは異なるものとした場合 50 が添加されない構成となる。そのため、 p^{++} 添加工程に

について図17を用いて説明する。なお、基本的な構造 は実施例4、5で説明した構造と同じであるので同一の 部分に関しては同じ符号を用いることとする。

38

【0200】図17(A)は本実施例の画案部の断面図であり、ゲート配線(但し活性層と重なる部分を除く)1700を、第1の導電膜1701、第2の導電膜1702および第3の導電膜1703を積層して形成する点に特徴がある。このゲート配線1700は実施例4で説明した接続配線625の形成と同時に形成される。従って、第1の導電膜は窒化タンタル、第2の導電膜はアルミニウムを主成分とする膜、第3の導電膜はタンタル膜である。

【0201】そして、この時の上面図は図17(B)に示すようなものとなる。即ち、ゲート配線のうち活性層と重なる部分(この部分はゲート電極と呼んでもよい)1704a、1704bは第1および第3の導電膜の積層構造でなる。一方、ゲート配線1700はゲート配線1704a、1704bよりも配線幅が太く、且つ、図17(A)に示すような三層構造で形成される。即ち、ゲー20ト配線の中でも単に配線として用いる部分はできるだけ配線抵抗を小さくするために、本実施例のような構造とすることが好ましい。

【0202】なお、本実施例の構成は実施例1~12のいずれの構成とも自由に組み合わせることが可能である

【0203】 [実施例14] 本実施例では、実施例4とは異なる工程順序でTFTを作製する場合について図18を用いて説明する。なお、途中の工程までは実施例4と同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例4と同様の不純物元素を例にとる。

【0204】まず、実施例4の工程に従って図7 (B)の状態を得る。本実施例ではその状態を図18 (A)に示す。次に、レジストマスク633~638を除去して、n⁻領域を形成するためのリンの添加工程を行う。条件は実施例4の図8 (A)の工程と同様で良い。図18 (B)において、1801~1803で示される領域は、n⁻領域にn⁻領域に相当するリンが添加された領域であり、1804~1806は画素TFTのLoff領域となるn⁻領域である。(図18 (B))

【0205】次に、レジストマスク1807~1811 を形成し、図7(C)と同様の条件でリンを添加する。 この工程により高濃度にリンが添加された領域1812 ~1818が形成される。(図18(C))

【0206】この後は、実施例4の工程に従って図8 (B)以降の工程を行えば、図8 (C)で説明した構造の画素部を得ることができる。本実施例を用いた場合、CMOS回路を形成するpチャネル型TFTのソース領域およびドレイン領域にn⁺領域に相当する濃度のリンが添加されない構成となる。そのため、p⁺⁺添加工程に

る。

必要なボロン濃度が低くて済み、スループットが向上する。また、図18 (C) の工程でnチャネル型TFTのp⁺⁺領域の端部にもリンが添加されるようにすれば、実施例12のゲッタリング工程を行うことが可能である。

【0207】また、ソース領域またはドレイン領域を形成するn⁺領域またはp⁺⁺領域を形成する際、不純物元素を添加する前に、ゲート絶縁膜をエッチングして活性層の一部を露出させ、露出させた部分に不純物元素を添加しても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。

【0208】なお、本実施例を実施した場合、工程順序の変化により、最終的に活性層に形成された不純物領域に含まれる不純物元素の濃度が実施例4とは異なる場合もありうる。しかしながら、各不純物領域の実質的な機能は変わらないので、本実施例を実施した場合の最終的な構造の説明は、図8(C)の構造の説明をそのまま参照することができる。また、本実施例の構成を、実施例1または実施例4に適用することは可能であり、他の実施例2、3、5~13の構成と自由に組み合わせることも可能である。

【0209】 [実施例15] 本実施例では、実施例4とは異なる工程順序でTFTを作製する場合について図19を用いて説明する。なお、途中の工程までは実施例4と同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例4と同様の不純物元素を例にとる。

【0210】まず、実施例4の工程に従って図6 (D) の状態を得る。そして、次にnチャネル型TFTのゲート配線およびその他の接続配線を形成する。図19

(A) において、1901、1902は接続配線、1903~1905はnチャネル型TFTのゲート配線、1906は後にpチャネル型TFTのゲート配線を形成するための導電膜である。

【0211】次に、レジストマスク1907~1911を形成し、実施例4の図7(C)の工程と同様の条件でリンを添加する。こうして、高濃度にリンを含む不純物領域1912~1918が形成される。(図19(A))

【0212】次に、レジストマスク1907~1911を除去した後、レジストマスク1919~1924を形成し、pチャネル型TFTのゲート配線1925を形成する。そして、図7(A)と同様の条件でボロンを添加し、p⁺⁺領域1926、1927を形成する。(図19(B))

【0213】次に、レジストマスク $1919\sim1924$ を除去した後、図8 (A) と同様の条件でリンを添加する。この添加工程により (n^-+n^-) 領域1930、 $1931および<math>n^-$ 領域 $1932\sim1935$ が形成される。 (図19 (C))

【0214】この後は、実施例4の工程に従って図8 (B)以降の工程を行えば、図8 (C)で説明した構造の画素部を得ることができる。本実施例を用いた場合、CMOS回路を形成するpチャネル型TFTのソース領域およびドレイン領域にn⁺領域に相当する濃度のリンが添加されない構成となる。そのため、p⁺⁺添加工程に必要なボロン濃度が低くて済み、スループットが向上す

40

【0215】また、ソース領域またはドレイン領域を形成するn⁺領域またはp⁺⁺領域を形成する際、不純物元素を添加する前に、ゲート絶縁膜をエッチングして活性層の一部を露出させ、露出させた部分に不純物元素を添加しても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。

【0216】なお、本実施例を実施した場合、工程順序の変化により、最終的に活性層に形成された不純物領域に含まれる不純物元素の濃度が実施例4とは異なる場合もありうる。しかしながら、各不純物領域の実質的な機能は変わらないので、本実施例を実施した場合の最終的な構造の説明は、図8(C)の構造の説明をそのまま参照することができる。また、本実施例の構成を、実施例1または実施例4に適用することは可能であり、他の実施例2、3、5~11、13の構成と自由に組み合わせることも可能である。

【0217】 [実施例16] 本実施例では、実施例4とは異なる工程順序でTFTを作製する場合について図20を用いて説明する。なお、途中の工程までは実施例4と同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例4と同様の不純物元素を例にとる。

【0218】まず、実施例4の工程に従って図6 (D) の状態を得て、実施例15の工程に従って図19 (A) に示す状態を得る。本実施例ではこの状態を図20

(A) に示す。なお、図20 (A) に用いた符号は図19 (A) と同一の符号である。

【0219】次に、レジストマスク $1907\sim1911$ を除去した後、図8 (A) と同様の条件でリンを添加する。この添加工程により (n^-+n^-) 領域2001、2002および n^- 領域 $2003\sim2006$ が形成され

る。(図20(B))

【0220】次に、レジストマスク2007~2012を形成し、pチャネル型TFTのゲート配線2013を形成する。そして、図7(A)と同様の条件でボロンを添加し、p⁺⁺領域2014、2015を形成する。(図20(C))

【0221】この後は、実施例4の工程に従って図8 (B)以降の工程を行えば、図8(C)で説明した構造 の画素部を得ることができる。本実施例を用いた場合、

50 CMOS回路を形成するpチャネル型TFTのソース領

域およびドレイン領域に全くリンが添加されない構成となる。そのため、p **添加工程に必要なボロン濃度が低くて済み、スループットが向上する。

【0222】また、ソース領域またはドレイン領域を形成するn⁺領域またはp⁺⁺領域を形成する際、不純物元素を添加する前に、ゲート絶縁膜をエッチングして活性層の一部を露出させ、露出させた部分に不純物元素を添加しても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。

【0223】なお、本実施例を実施した場合、工程順序の変化により、最終的に活性層に形成された不純物領域に含まれる不純物元素の濃度が実施例4とは異なる場合もありうる。しかしながら、各不純物領域の実質的な機能は変わらないので、本実施例を実施した場合の最終的な構造の説明は、図8(C)の構造の説明をそのまま参照することができる。また、本実施例の構成を、実施例1または実施例4に適用することは可能であり、他の実施例2、3、5~11、13の構成と自由に組み合わせることも可能である。

【0224】 [実施例17] 本実施例では、実施例4とは異なる工程順序でTFTを作製する場合について図21を用いて説明する。なお、途中の工程までは実施例4と同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例4と同様の不純物元素を例にとる。

【0225】まず、実施例4の工程に従って図6 (D) の状態を得る。そして、図7 (A) の工程 (pチャネル型TFTのゲート配線とp⁺⁺領域の形成工程)を行わずに、図7 (B) と同様にnチャネル型TFTのゲート配 30 線およびその他の接続配線を形成する。なお、図21

(A)では図7(B)と同一の符号を用いている。但し、pチャネル型TFTとなる領域に関しては、レジストマスク2101を形成して、後にpチャネル型TFTのゲート配線となる導電膜2102を残す。

【0226】次に、レジストマスクを残したまま、図8 (A) と同様の条件でリンを添加する。この添加工程により (n^-+n^{--}) 領域 $2103\sim2105$ および n^{--} 領域 $2106\sim2108$ が形成される。(図21 (B))

【0227】次に、レジストマスク2109~2113 を形成し、実施例4の図7(C)の工程と同様の条件で リンを添加する。こうして、高濃度にリンを含む不純物 領域2114~2120が形成される。(図21 (C))

【0228】次に、レジストマスク2109~2113 を除去した後、新たにレジストマスク2121~212 6を形成し、pチャネル型TFTのゲート配線2127 を形成する。そして、図7(A)と同様の条件でボロン を添加し、p++領域2128、2129を形成する。 (図21 (D))

【0229】この後は、実施例4の工程に従って図8

42

(B) 以降の工程を行えば、図8 (C) で説明した構造の画素部を得ることができる。本実施例を用いた場合、CMOS回路を形成するpチャネル型TFTのソース領域およびドレイン領域に全くリンが添加されない構成となる。そのため、p⁺⁺添加工程に必要なボロン濃度が低くて済み、スループットが向上する。

【0230】また、ソース領域またはドレイン領域を形 10 成する n ⁺領域または p ⁺⁺領域を形成する際、不純物元素を添加する前に、ゲート絶縁膜をエッチングして活性層の一部を露出させ、露出させた部分に不純物元素を添加しても良い。その場合、加速電圧が低くて済むため、活性層に与えるダメージも少ないし、スループットも向上する。

【0231】なお、本実施例を実施した場合、工程順序の変化により、最終的に活性層に形成された不純物領域に含まれる不純物元素の濃度が実施例4とは異なる場合もありうる。しかしながら、各不純物領域の実質的な機20能は変わらないので、本実施例を実施した場合の最終的な構造の説明は、図8(C)の構造の説明をそのまま参照することができる。また、本実施例の構成を、実施例1または実施例4に適用することは可能であり、他の実施例2、3、5~11、13の構成と自由に組み合わせることも可能である。

【0232】 [実施例18] 本実施例では、実施例4とは異なる工程順序でTFTを作製する場合について図22を用いて説明する。なお、途中の工程までは実施例4と同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例4と同様の不純物元素を例にとる。

【0233】まず、実施例4の工程に従って図6 (D)の状態を得て、実施例17の工程に従って図21 (B)に示す状態を得る。本実施例ではこの状態を図22

(A) に示す。なお、図22(A) に用いた符号は図21(B) と同一の符号である。

【0234】次に、レジストマスクを除去した後、新たにレジストマスク2201~2206を形成し、pチャネル型TFTのゲート配線2207を形成する。そして、図7(A)と同様の条件でボロンを添加し、p++領

域2208、2209を形成する。(図22(B)) 【0235】次に、レジストマスク2210~2214 を形成し、図7(C)の工程と同様の条件でリンを添加

を形成し、図7 (C) の工程と同様の条件でリンを添加する。こうして、高濃度にリンを含む不純物領域2215~2221が形成される。(図22 (C))

【0236】この後は、実施例4の工程に従って図8

(B) 以降の工程を行えば、図8(C)で説明した構造の画素部を得ることができる。本実施例を用いた場合、 CMOS回路を形成するpチャネル型TFTのソース領

50 域およびドレイン領域に全くリンが添加されない構成と

なる。そのため、p **添加工程に必要なボロン濃度が低 くて済み、スループットが向上する。また、図22

(C) の工程でp ++領域2208、2209の端部にも リンが添加されるようにすれば、実施例12のゲッタリ ング工程を行うことが可能である。

【0237】また、ソース領域またはドレイン領域を形 成するn⁺領域またはp⁺⁺領域を形成する際、不純物元 素を添加する前に、ゲート絶縁膜をエッチングして活性 層の一部を露出させ、露出させた部分に不純物元素を添 加しても良い。その場合、加速電圧が低くて済むため、 活性層に与えるダメージも少ないし、スループットも向 上する。

【0238】なお、本実施例を実施した場合、工程順序 の変化により、最終的に活性層に形成された不純物領域 に含まれる不純物元素の濃度が実施例4とは異なる場合 もありうる。しかしながら、各不純物領域の実質的な機 能は変わらないので、本実施例を実施した場合の最終的 な構造の説明は、図8 (C) の構造の説明をそのまま参 照することができる。また、本実施例の構成を、実施例 1または実施例4に適用することは可能であり、他の実 20 施例2、3、5~13の構成と自由に組み合わせること も可能である。

【0239】[実施例19]実施例4、14~18に示 した作製工程例では、nチャネル型TFTのゲート配線 を形成する前に、前もって後にLov領域として機能する n⁻領域を形成することが前提となっている。そして、 p ++領域、n --領域はともに自己整合的に形成されるこ とが特徴となっている。

【0240】しかしながら、本発明の効果を得るために は最終的な構造が図3 (C) や図8 (C) のような構造 30 となっていれば良く、そこに至るプロセスに限定される ものではない。従って、場合によってはp++領域やn--領域を、レジストマスクを用いて形成することも可能で ある。その場合、本発明の作製工程例は実施例4、14 ~18に限らず、あらゆる組み合わせが可能である。

【0241】本発明においてTFTの活性層となる活性 層に一導電性を付与する不純物元素委を添加する際、n ⁻領域の形成、n ⁺領域の形成、n ⁻⁻領域の形成、p ⁺ 域の形成という4つの工程が必要である。従って、この 順序を変えた作製工程だけでも24通りがあり、実施例 4、14~18に示したのはその中の6通りである。し かし、本発明の効果は残りの18通り全てにおいて得ら れるため、どの順序で不純物領域を形成するのであって も良い。

【0242】また、ソース領域またはドレイン領域を形 成するn⁺領域またはp⁺⁺領域を形成する際、不純物元 素を添加する前に、ゲート絶縁膜をエッチングして活性 層の一部を露出させ、露出させた部分に不純物元素を添 加しても良い。その場合、加速電圧が低くて済むため、

上する。

【0243】なお、本実施例の構成は、実施例2~1 1、13のいずれの構成とも自由に組み合わせることが 可能である。また、工程順によっては、実施例12と組 み合わせることも可能である。

【0244】 [実施例20] 本実施例では、本発明をボ トムゲート型TFTに用いた場合について説明する。具 体的には、逆スタガ型TFTに用いた場合を図23に示 す。本発明の逆スタガ型TFTの場合、本発明のトップ 10 ゲート型TFTとはゲート配線と活性層の位置関係が異 なる以外、特に大きく異なることはない。従って、本実 施例では、図8(C)に示した構造と大きく異なる点に 注目して説明を行い、その他の部分は図8 (C) と同一 であるため説明を省略する。

【0245】図23において、11、12はそれぞれシ フトレジスタ回路等を形成するCMOS回路のpチャネ ル型TFT、nチャネル型TFT、13はサンプリング 回路等を形成するnチャネル型TFT、14は画素部を 形成するnチャネル型TFTである。これらは下地膜を 設けた基板上に形成されている。

【0246】また、15はpチャネル型TFT11のゲ ート配線、16はnチャネル型TFT12のゲート配 線、17はnチャネル型TFT13のゲート配線、18 はnチャネル型TFT14のゲート配線であり、実施例 4 で説明したゲート配線と同じ材料を用いて形成するこ とができる。また、19はゲート絶縁膜であり、これも 実施例4と同じ材料を用いることができる。

【0247】その上には各TFT11~14の活性層 (活性層)が形成される。pチャネル型TFT11の活 性層には、ソース領域20、ドレイン領域21、チャネ ル形成領域22が形成される。

【0248】また、nチャネル型TFT12の活性層に は、ソース領域23、ドレイン領域24、LDD領域 (この場合、Lov領域25)、チャネル形成領域26が 形成される。

【0249】また、nチャネル型TFT13の活性層に は、ソース領域27、ドレイン領域28、LDD領域 (この場合、Lov領域29a、30a及びLoff領域29 b、30b)、チャネル形成領域31が形成される。

【0250】また、nチャネル型TFT14の活性層に は、ソース領域32、ドレイン領域33、LDD領域 (この場合、Loff領域34~37)、チャネル形成領 域38、39、n⁺領域40が形成される。

【0251】なお、41~45で示される絶縁膜は、チ ャネル形成領域を保護する目的とLDD領域を形成する 目的のために形成されている。

【0252】以上のように本発明を逆スタガ型TFTに 代表されるボトムゲート型TFTに適用することは容易 である。なお、本実施例の逆スタガ型TFTを作製する 活性層に与えるダメージも少ないし、スループットも向 50 にあたっては、本明細書中に記載された他の実施例に示 される作製工程を、公知の逆スタガ型TFTの作製工程 に適用すれば良い。また、実施例 5、7に示したような アクティブマトリクス型液晶表示装置に本実施例の構成 を適用することも可能である。

【0253】 [実施例21] 本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例1または実施例4において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板(シリコンウェハ)に直接的にn型またはp型を付与する不純物元素を添加し、本発明のTFT構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜を用いれば良い。

【0254】即ち、同一基板上に画素部と駆動回路とを少なくとも含み、駆動回路を形成するnチャネル型TFTのLDD領域は、少なくとも一部または全部がゲート配線と重なるように配置され、画素部を形成する画素TFTのLDD領域はゲート配線と重ならないように配置され、駆動回路を形成するnチャネル型TFTのLDD領域には、画素TFTのLDD領域よりも高い濃度でn型を付与する不純物元素が含まれる、という構成を有す 20 る構造であれば良い。

【0255】なお、本実施例の構成は、実施例 $1\sim7$ 、 $13\sim19$ のいずれの構成とも自由に組み合わせること が可能である。

【0256】 [実施例22] 実施例1~21では、Lov 領域やLoff領域をnチャネル型TFTのみに配置し、その位置を回路仕様に応じて使い分けることを前提に説明を行ってきたが、TFTサイズが小さくなる(チャネル長が短くなる)と、pチャネル型TFTに対しても同様のことが言えるようになる。

【0257】即ち、チャネル長が 2μ m以下となると短チャネル効果が顕在化するようになるため、場合によってはpチャネル型TFTにもLov領域を配置する必要性が出てくる。このように本発明において、pチャネル型TFTは実施例 $1\sim21$ に示した構造に限定されるものではなく、nチャネル型TFTと同一構造であっても構わない。

【0258】なお、本実施例の構成は実施例1~21のいずれの構成およびその組み合わせに対しても当てはまることは言うまでもない。

【0259】 [実施例23] 図33は実施例4に従って作製されたnチャネル型T F T 8 0 2 $のドレイン電流 (ID) とゲート電圧 (VG) との関係を表すグラフ (以下、ID-VG曲線という)及び電界効果移動度 (<math>\mu_{FE}$) のグラフである。このとき、ソース電圧 (VS) は0 V、ドレイン電圧 (VD) は1 Vまたは1 4 V とした。なお、実測値はチャネル長 (L) が8 μ_{IR} 、チャネル幅 (W) が7. 5 μ_{IR} 、ゲート絶縁膜の膜厚 (Tox) が1 1 5 n m であった。

【0260】図33において、太線はストレス試験前、

点線はストレス試験後のID-VG曲線を示しているが、ストレス試験前後で曲線に殆ど変化はなく、ホットキャリア劣化が抑制されていることが判った。なお、ここで行ったストレス試験は、室温にてソース電圧OV、ドレイン電圧2OV、ゲート電圧2Vをかけた状態で6

46

0秒保持する試験であり、ホットキャリア劣化を促進させる試験である。

【0261】さらに、同様のストレス試験を行い、Lov 領域の長さによって電界効果移動度(μ_{FE})の劣化率が どのように変化するか調べた結果を図34に示す。な お、ここで μ_{FE} の劣化率は、 $1-(ストレス試験前の <math>\mu_{FE}$) × 100で表される。その 結果、Lov領域の長さが $0.5\mu_{m}$ 以上、好ましくは $1\mu_{m}$ 以上のときにホットキャリア効果による μ_{FE} の劣化 が抑制されることが判った。

【0262】また、実施例4及び実施例5に従って液晶表示装置を作製し、その長時間信頼性試験を行った結果を図35(A)、(B)に示す。なお、本試験はソース線駆動回路のシフトレジスタの電源を正電源(9.6V)、負電源1(-2.4V)、負電源2(-9.6V)とし、ゲート線駆動回路のシフトレジスタの電源を正電源(9.6V)、負電源1(-2.4V)、負電源2(-11.0V)として85C大気中の環境で動作させている。

【0263】ここで図35(A)はソース線駆動回路のシフトレジスタにおける消費電流の経時変化を示しており、3000時間まで殆ど変化がないことを確認することができた。また、図35(B)はソース線駆動回路のシフトレジスタにおける最低動作電圧(シフトレジスタが動作する最低電圧)の経時変化を示しており、やはり300時間まで殆ど変化がないことを確認することができた。また、ここでは示さないがゲート線駆動回路のシフトレジスタも同様の結果が得られた。

【0264】 [実施例24] 図36は実施例11に従って作製されたnチャネル型TFT(但し、nチャネル型TFT802と同一構造)のID-VG曲線及び電界効果移動度である。このとき、ソース電圧(VS)は0V、ドレイン電圧(VD)は1Vまたは14Vとした。なお、実測値はチャネル長(L)が8.1μm、チャネル幅(W)が7.6μm、ゲート絶縁膜の膜厚(Tox)が120nmであった。

【0265】図36において、太線はストレス試験前、 点線はストレス試験後の特性を示しており、ストレス試 験前後でホットキャリア劣化は殆ど観測されなかった。 なお、ここで行ったストレス試験は実施例23で説明し たストレス試験とほぼ同じ条件だが、ストレス時のゲー ト電圧を4Vと高めに設定した。

【0266】さらに、同様のストレス試験を行い、Lov 領域の長さによって電界効果移動度 (μFE) の劣化率 50 (定義は実施例23と同様) がどのように変化するか調

べた結果を図37に示す。図37から明らかなように、 Lov領域の長さが1μm以上のときにホットキャリア効 果によるμFEの劣化が抑制されることが判った。

【0267】また、実施例4、実施例5及び実施例11 に従って液晶表示装置を作製し、その長時間信頼性試験 を行った結果を図38(A)、(B)に示す。なお、本 試験はソース線駆動回路のシフトレジスタの電源及びゲ ート線駆動回路のシフトレジスタの電源を正電源1

(8.5V)、正電源2(4.2V)、負電源(-8. 0 V) として80℃大気中の環境で動作させている。

【0268】ここで図38 (A) はソース線駆動回路の シフトレジスタにおける消費電流の経時変化を示してお り、2000時間まで殆ど変化がないことを確認するこ とができた。また、図38 (B) はソース線駆動回路の シフトレジスタにおける最低動作電圧の経時変化を示し ており、やはり2000時間まで殆ど変化がないことを 確認することができた。また、ここでは示さないがゲー ト線駆動回路のシフトレジスタも同様の結果が得られ た。

【0269】 [実施例25] 本発明は従来のMOSFE T上に層間絶縁膜を形成し、その上にTFTを形成する 際に用いることも可能である。即ち、三次元構造の半導 体装置を実現することも可能である。また、基板として SIMOX、Smart-Cut(SOITEC社の登録商 標)、ELTRAN(キャノン株式会社の登録商標)な どのSOI基板を用いることも可能である。

【0270】なお、本実施例の構成は、実施例1~7、 13~19、21~24のいずれの構成とも自由に組み 合わせることが可能である。

【0271】 [実施例26] 本発明によって作製された 液晶表示装置は様々な液晶材料を用いることが可能であ る。そのような材料として、TN液晶、PDLC(ポリ マー分散型液晶)、FLC(強誘電性液晶)、AFLC (反強誘性電液晶)、またはFLCとAFLCの混合物 が挙げられる。

【0272】例えば、「H. Furue et al.; Charakteristi cs and Drivng Scheme of Polymer-Stabilized Monosta ble FLCD Exhibiting Fast Response Time and High Co ntrast Ratio with Gray-Scale Capability, SID, 199 8] , [T. Yoshida et al.; A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Ang le with Fast Response Time, 841, SID97DIGEST, 199 7」、または米国特許第5,594,569号に開示された材料を 用いることができる。

【0273】特に、しきい値なし(無しきい値)の反強 誘電性液晶 (Thresholdless Antiferroelectric LCD: TL-AFLCと略記する)を使うと、液晶の動作電圧 を±2.5V程度に低減しうるため電源電圧として5~ 8 V程度で済む場合がある。即ち、駆動回路と画素部を 同じ電源電圧で動作させることが可能となり、液晶表示 50 一ス側駆動回路4003に含まれる駆動TFT(但し、

装置全体の低消費電力化を図ることができる。

【0274】また、強誘電性液晶や反強誘電性液晶はT N液晶に比べて応答速度が速いという利点をもつ。本発 明で用いるような結晶質TFTは非常に動作速度の速い TFTを実現しうるため、強誘電性液晶や反強誘電性液 晶の応答速度の速さを十分に生かした画像応答速度の速 い液晶表示装置を実現することが可能である。

【0275】なお、本実施例の液晶表示装置をパーソナ ルコンピュータ等の電気器具の表示部として用いること 10 が有効であることは言うまでもない。

【0276】また、本実施例の構成は、実施例1~25 のいずれの構成とも自由に組み合わせることが可能であ

【0277】 [実施例27] 本願発明はアクティブマト リクス型EL(エレクトロルミネッセンス)ディスプレ イ (EL表示装置ともいう) に適用することも可能であ る。その例を図24に示す。

【0278】図24は本実施例のアクティブマトリクス 型ELディスプレイの回路図である。81は表示領域を 20 表しており、その周辺にはX方向(ソース側)駆動回路 82、Y方向(ゲート側)駆動回路83が設けられてい る。また、表示領域81の各画素は、スイッチング用T FT84、コンデンサ85、電流制御用TFT86、E L素子87を有し、スイッチング用TFT84にX方向 信号線(ソース信号線)88a(または88b)、Y方向 信号線(ゲート信号線) 8 9a (または 8 9b、 8 9c) が接続される。また、電流制御用TFT86には、電源 線90a、90bが接続される。

【0279】なお、本実施例のアクティブマトリクス型 ELディスプレイに対して、実施例1~4、6、8~2 5のいずれの構成を組み合わせても良い。

【0280】〔実施例28〕本実施例では、本願発明を 用いてEL(エレクトロルミネセンス)表示装置を作製 した例について説明する。なお、図25 (A) は本願発 明のEL表示装置の上面図であり、図25(B)はその 断面図である。

【0281】図25(A)において、4002は基板4 001 (図13 (B) 参照) に形成された画素部、40 03はソース側駆動回路、4004はゲート側駆動回路 であり、それぞれの駆動回路は配線4005を経てFP C (フレキシブルプリントサーキット) 4006に至 り、外部機器へと接続される。

【0282】このとき、画素部4002、ソース側駆動 回路4003及びゲート側駆動回路4004を囲むよう にして第1シール材4101、カバー材4102、充填 材4103及び第2シール材4104が設けられてい

【0283】また、図25 (B) は図25 (A) をA-A'で切断した断面図に相当し、基板4001の上にソ ここではnチャネル型TFTとpチャネル型TFTを図示している。)4201及び画素部4002に含まれる電流制御用TFT(EL素子への電流を制御するTFT)4202が形成されている。

【0284】本実施例では、駆動TFT4201には図3のpチャネル型TFT181とnチャネル型TFT182と同じ構造のTFTが用いられ、電流制御用TFT4202には図3のpチャネル型TFT181と同じ構造のTFTが用いられる。また、画素部4002には電流制御用TFT4202のゲートに接続された保持容量(図示せず)が設けられる。

【0285】駆動TFT4201及び画素TFT420 2の上には樹脂材料でなる層間絶縁膜(平坦化膜)43 01が形成され、その上に画素TFT4202のドレインと電気的に接続する画素電極(陽極)4302が形成される。画素電極4302としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。

【0286】そして、画素電極4302の上には絶縁膜4303が形成され、絶縁膜4303は画素電極4302の上に開口部が形成されている。この開口部において、画素電極4302の上にはEL(エレクトロルミネッセンス)層4304が形成される。EL層4304は公知の有機EL材料または無機EL材料を用いることができる。また、有機EL材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。

【0287】EL層4304の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、EL層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

【0288】EL層4304の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極4305が形成される。また、陰極4305とEL層4304の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、EL層4304を窒素または希ガス雰囲 40気で形成し、酸素や水分に触れさせないまま陰極4305を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

【0289】そして陰極4305は4306で示される 領域において配線4005に電気的に接続される。配線 4005は陰極4305に所定の電圧を与えるための配 線であり、異方導電性フィルム4307を介してFPC 4006に電気的に接続される。

【0290】以上のようにして、画素電極(陽極) 43 50

02、EL層4304及び陰極4305からなるEL素子が形成される。このEL素子は、第1シール材410 1及び第1シール材4101によって基板4001に貼り合わされたカバー材4102で囲まれ、充填材410 3により封入されている。

【0291】カバー材4102としては、ガラス板、金属板(代表的にはステンレス板)、セラミックス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

【0292】但し、EL素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。

【0293】また、充填材4103としては紫外線硬化20 樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材4103の内部に吸湿性物質(好ましくは酸化バリウム)を設けておくとEL素子の劣化を抑制できる。

【0294】また、充填材4103の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極4305上に樹脂膜を設けることも有効である。

【0295】また、配線4005は異方導電性フィルム4307を介してFPC4006に電気的に接続される。配線4005は画素部4002、ソース側駆動回路4003及びゲート側駆動回路4004に送られる信号をFPC4006に伝え、FPC4006により外部機器と電気的に接続される。

【0296】また、本実施例では第1シール材4101の露呈部及びFPC4006の一部を覆うように第2シール材4104を設け、EL素子を徹底的に外気から遮断する構造となっている。こうして図25(B)の断面構造を有するEL表示装置となる。なお、本実施例のEL表示装置は実施例1~4、6~20、22のいずれの構成を組み合わせて作製しても構わない。

【0297】ここで画素部のさらに詳細な断面構造を図26に、上面構造を図27(A)に、回路図を図27(B)に示す。図26、図27(A)及び図27(B)では共通の符号を用いるので互いに参照すれば良い。

【0298】図26において、基板4401上に設けら

れたスイッチング用TFT4402は図3 (C) の n チャネル型TFT183を用いて形成される。従って、構造の説明は n チャネル型TFT183の説明を参照すれば良い。また、4403で示される配線は、スイッチング用TFT4402のゲート電極4404a、4404bを電気的に接続するゲート配線である。

【0299】なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

【0300】また、スイッチング用TFT4402のドレイン配線4405は電流制御用TFT4406のゲート電極4407に電気的に接続されている。なお、電流制御用TFT4406は図3(C)のpチャネル型TFT181を用いて形成される。従って、構造の説明はpチャネル型TFT181の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

【0301】スイッチング用TFT4402及び電流制御用TFT4406の上には第1パッシベーション膜4408が設けられ、その上に樹脂からなる平坦化膜4409が形成される。平坦化膜4409を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

【0302】また、4410は透明導電膜からなる画素電極(EL素子の陽極)であり、電流制御用TFT4406のドレイン配線4411に電気的に接続される。画素電極4410としては酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いることができる。

【0303】画素電極4410の上にはEL層4412が形成される。なお、図26では一画素しか図示していないが、本実施例ではR(赤)、G(緑)、B(青)の各色に対応したEL層を作り分けている。また、本実施例では蒸着法により低分子系有機EL材料を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリスー8ーキノリノラトアルミニウム錯体(Alq3)膜を設けた積層構造としている。Alq3に蛍光色素を添加することで発光色を制御することができる。

【0304】但し、以上の例はEL層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良

い。例えば、本実施例では低分子系有機EL材料をEL 層として用いる例を示したが、高分子系有機EL材料を 用いても良い。また、電荷輸送層や電荷注入層として炭 化珪素等の無機材料を用いることも可能である。これら の有機EL材料や無機材料は公知の材料を用いることが できる。

. 52

【0305】次に、EL層4412の上には遮光性の導電膜からなる陰極4413が設けられる。本実施例の場合、遮光性の導電膜としてアルミニウムとリチウムとの10 合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。

【0306】この陰極4413まで形成された時点でE L素子4414が完成する。なお、ここでいうEL素子 4414は、画素電極(陽極)4410、EL層441 2及び陰極4413で形成されたコンデンサを指す。

【0307】次に、本実施例における画素の上面構造を20 図27(A)を用いて説明する。スイッチング用TFT4402のソースはソース配線4415に接続され、ドレインはドレイン配線4405に接続される。また、ドレイン配線4405は電流制御用TFT4406のゲート電極4407に電気的に接続される。また、電流制御用TFT4406のソースは電流供給線4416に電気的に接続され、ドレインはドレイン配線4417に電気的に接続される。また、ドレイン配線4417は点線で示される画素電極(陽極)4418に電気的に接続される。

30 【0308】このとき、4419で示される領域には保持容量が形成される。保持容量4419は、電流供給線4416と電気的に接続された半導体膜4420、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極4407との間で形成される。また、ゲート電極4407、第1層間絶縁膜と同一の層(図示せず)及び電流供給線4416で形成される容量も保持容量として用いることが可能である。

【0309】なお、本実施例の構成は、実施例1~4、6、8~25の構成と自由に組み合わせて実施すること 40 が可能である。

【0310】 [実施例29] 本実施例では、実施例28 とは異なる画素構造を有したEL表示装置について説明する。説明には図28を用いる。なお、図26と同一の符号が付してある部分については実施例26の説明を参照すれば良い。

【0311】図28では電流制御用TFT4501として図3(C)のnチャネル型TFT182と同一構造のTFTを用いる。勿論、電流制御用TFT4501のゲート電極4502はスイッチング用TFT4402のド50レイン配線4405に接続されている。また、電流制御

用TFT4501のドレイン配線4503は画素電極4 504に電気的に接続されている。

【0312】本実施例では、画素電極4504がEL素 子の陰極として機能し、遮光性の導電膜を用いて形成す る。具体的には、アルミニウムとリチウムとの合金膜を 用いるが、周期表の1族もしくは2族に属する元素から なる導電膜もしくはそれらの元素を添加した導電膜を用 いれば良い。

【0313】画素電極4504の上にはEL層4505 が形成される。なお、図28では一画素しか図示してい ないが、本実施例ではG(緑)に対応したEL層を蒸着 法及び塗布法(好ましくはスピンコーティング法)によ り形成している。具体的には、電子注入層として20n m厚のフッ化リチウム(LiF)膜を設け、その上に発 光層として70nm厚のPPV(ポリパラフェニレンビ ニレン) 膜を設けた積層構造としている。

【0314】次に、EL層4505の上には透明導電膜 からなる陽極4506が設けられる。本実施例の場合、 透明導電膜として酸化インジウムと酸化スズとの化合物 もしくは酸化インジウムと酸化亜鉛との化合物からなる 導電膜を用いる。

【0315】この陽極4506まで形成された時点でE L素子4507が完成する。なお、ここでいうEL素子 4507は、画素電極(陰極) 4504、EL層450 5及び陰極4506で形成されたコンデンサを指す。

【0316】このとき、電流制御用TFT4501が本 願発明の構造であることは非常に重要な意味を持つ。電 流制御用TFT4501はEL素子4507を流れる電 流量を制御するための素子であるため、多くの電流が流 れ、熱による劣化やホットキャリアによる劣化の危険性 が高い素子でもある。そのため、電流制御用TFT45 01のドレイン側に、ゲート絶縁膜4508を介してゲ ート電極4502に重なるようにLDD領域4509を 設ける本願発明の構造は極めて有効である。

【0317】また、本実施例の電流制御用TFT450 1はゲート電極4502とLDD領域4509との間に ゲート容量と呼ばれる寄生容量を形成する。このゲート 容量を調節することで図27(A)、(B)に示した保 持容量4419と同等の機能を持たせることも可能であ る。特に、EL表示装置をデジタル駆動方式で動作させ る場合においては、保持容量のキャパシタンスがアナロ グ駆動方式で動作させる場合よりも小さくて済むため、 ゲート容量で保持容量を代用しうる。

【0318】なお、本実施例の構成は、実施例1~4、 6、8~25の構成と自由に組み合わせて実施すること が可能である。

【0319】 [実施例30] 本実施例では、実施例28 もしくは実施例29に示したEL表示装置の画素部に用 いることができる画素構造の例を図29(A)~(C) に示す。なお、本実施例において、4601はスイッチ 50 02に、本願発明の半導体回路は音声入力部2103ま

ング用TFT4602のソース配線、4603はスイッ チング用TFT4602のゲート配線、4604は電流 制御用TFT、4605はコンデンサ、4606、46 08は電流供給線、4607はEL素子とする。

【0320】図29 (A) は、二つの画素間で電流供給 線4606を共通とした場合の例である。即ち、二つの 画素が電流供給線4606を中心に線対称となるように 形成されている点に特徴がある。この場合、電源供給線 の本数を減らすことができるため、画素部をさらに髙精 10 細化することができる。

【0321】また、図29 (B) は、電流供給線460 8をゲート配線4603と平行に設けた場合の例であ る。なお、図29 (B) では電流供給線4608とゲー ト配線4603とが重ならないように設けた構造となっ ているが、両者が異なる層に形成される配線であれば、 絶縁膜を介して重なるように設けることもできる。この 場合、電源供給線4608とゲート配線4603とで専 有面積を共有させることができるため、画素部をさらに 高精細化することができる。

【0322】また、図29 (C) は、図29 (B) の構 20 造と同様に電流供給線4608をゲート配線4603と 平行に設け、さらに、二つの画素を電流供給線4608 を中心に線対称となるように形成する点に特徴がある。 また、電流供給線4608をゲート配線4603のいず れか一方と重なるように設けることも有効である。この 場合、電源供給線の本数を減らすことができるため、画 素部をさらに高精細化することができる。

【0323】〔実施例31〕本願発明の電気光学装置や 半導体回路は電気器具の表示部や信号処理回路として用 30 いることができる。そのような電気器具としては、ビデ オカメラ、デジタルカメラ、プロジェクター、プロジェ クションTV、ゴーグル型ディスプレイ(ヘッドマウン トディスプレイ)、ナビゲーションシステム、音響再生 装置、ノート型パーソナルコンピュータ、ゲーム機器、 携帯情報端末(モバイルコンピュータ、携帯電話、携帯 型ゲーム機または電子書籍等)、記録媒体を備えた画像 再生装置などが挙げられる。それら電気器具の具体例を 図30~32に示す。

【0324】図30(A)は携帯電話であり、本体20 40 01、音声出力部2002、音声入力部2003、表示 部2004、操作スイッチ2005、アンテナ2006 で構成される。本願発明の電気光学装置は表示部200 4に、本願発明の半導体回路は音声出力部2002、音 声入力部2003またはCPUやメモリ等に用いること ができる。

【0325】図30(B)はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6で構成される。本願発明の電気光学装置は表示部21

たはCPUやメモリ等に用いることができる。

【0326】図30(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205で構成される。本願発明の電気光学装置は表示部2205に、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0327】図30(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303で構成される。本願発明の電気光学装置は表示部2302に、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0328】図30(E)はリアプロジェクター(プロジェクションTV)であり、本体2401、光源2402、液晶表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は液晶表示装置2403に用いることができ、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0329】図30(F)はフロントプロジェクターであり、本体2501、光源2502、液晶表示装置2503、光学系2504、スクリーン2505で構成される。本発明は液晶表示装置2502に用いることができ、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0330】図31 (A) はパーソナルコンピュータであり、本体2601、映像入力部2602、表示部2603、キーボード2604等を含む。本願発明の電気光学装置は表示部2603に、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0331】図31 (B) は電子遊戲機器(ゲーム機器)であり、本体2701、記録媒体2702、表示部2703及びコントローラー2704を含む。この電子遊技機器から出力された音声や映像は筐体2705及び表示部2706を含む表示ディスプレイにて再生される。コントローラー2704と本体2701との間の通信手段または電子遊技機器と表示ディスプレイとの間の通信手段は、有線通信、無線通信もしくは光通信が使える。本実施例では赤外線をセンサ部2707、2708で検知する構成となっている。本願発明の電気光学装置は表示部2703、2706に、本願発明の半導体回路はCPUやメモリ等に用いることができる。

【0332】図31 (C) はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤー(画 像再生装置)であり、本体2801、表示部2802、 スピーカ部2803、記録媒体2804及び操作スイッ チ2805を含む。なお、この画像再生装置は記録媒体 としてDVD(Digital VersatileD isc)、CD等を用い、音楽鑑賞や映画鑑賞やゲーム やインターネットを行うことができる。本願発明の電気 50 光学装置は表示部2802やCPUやメモリ等に用いることができる。

56

【0333】図31(D)はデジタルカメラであり、本体2901、表示部2902、接眼部2903、操作スイッチ2904、受像部(図示せず)を含む。本願発明の電気光学装置は表示部2902やCPUやメモリ等に用いることができる。

【0334】なお、図30(E)のリアプロジェクターや図30(F)のフロントプロジェクターに用いること 10 のできる光学エンジンについての詳細な説明を図32に示す。なお、図32(A)は光学エンジンであり、図32(B)は光学エンジンに内蔵される光源光学系である。

【0335】図32(A)に示す光学エンジンは、光源 光学系3001、ミラー3002、3005~300 7、ダイクロイックミラー3003、3004、光学レンズ3008a~3008c、プリズム3011、液晶表 示装置3010、投射光学系3012を含む。投射光学系3012は、投射レンズを備えた光学系である。本実 20 施例は液晶表示装置3010を三つ使用する三板式の例を示したが、単板式であってもよい。また、図32

(A) 中において矢印で示した光路には、光学レンズ、 偏光機能を有するフィルム、位相差を調節するためのフィルムもしくはIRフィルム等を設けてもよい。

【0336】また、図32(B)に示すように、光源光学系3001は、光源3013、3014、合成プリズム3015、コリメータレンズ3016、3020、レンズアレイ3017、3018、偏光変換素子3019を含む。なお、図32(B)に示した光源光学系は光源を2つ用いたが、一つでも良いし、三つ以上としてもよい。また、光源光学系の光路のどこかに、光学レンズ、偏光機能を有するフィルム、位相差を調節するフィルムもしくはIRフィルム等を設けてもよい。

【0337】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例1~30のどのような組み合わせからなる構成を用いても実現することができる。

[0338]

40 【発明の効果】本願発明を用いることで同一基板上に、 回路が要求する仕様に応じて適切な性能の回路を配置す ることが可能となり、半導体装置(ここでは具体的に電 気光学装置)の動作性能や信頼性を大幅に向上させるこ とができた。

【0339】また、AM-LCDに代表される電気光学 装置の画素部において、小さい面積で大きなキャパシティを有する保持容量を形成することができる。そのため、対角1インチ以下のAM-LCDにおいても開口率 を低下させることなく、十分な保持容量を確保することが可能となった。 【0340】また、そのような電気光学装置を表示媒体 として有する半導体装置(ここでは具体的に電気器具) の動作性能と信頼性も向上させることができた。

57

【図面の簡単な説明】

- 【図1】 画素部と駆動回路の作製工程を示す図。
- 【図2】 画素部と駆動回路の作製工程を示す図。
- 【図3】 画素部と駆動回路の作製工程を示す図。
- 【図4】 保持容量の構成を示す図。
- 【図5】 保持容量の作製工程を示す図。
- 【図6】 画素部と駆動回路の作製工程を示す図。
- 【図7】 画素部と駆動回路の作製工程を示す図。
- 【図8】 画素部と駆動回路の作製工程を示す図。
- 【図9】 アクティブマトリクス型液晶表示装置の断面構造図。
- 【図10】 アクティブマトリクス型液晶表示装置の斜視図。
- 【図11】 画素部の上面図。
- 【図12】 保持容量の構成を示す断面図。
- 【図13】 アクティブマトリクス型液晶表示装置の回路ブロック図。
- 【図14】 結晶質半導体膜の作製工程を示す断面図。
- 【図15】 結晶質半導体膜の作製工程を示す断面図。
- 【図16】 画素部と駆動回路の作製工程を示す図。
- 【図17】 画素部の上面図および断面図。
- 【図18】 画素部と駆動回路の作製工程を示す図。
- 【図19】 画素部と駆動回路の作製工程を示す図。
- 【図20】 画素部と駆動回路の作製工程を示す図。
- 【図21】 画素部と駆動回路の作製工程を示す図。
- 【図22】 画素部と駆動回路の作製工程を示す図。
- 【図23】 画素部と駆動回路の構成を示す図。
- 【図24】 アクティブマトリクス型EL表示装置の構成を示す図。
- 【図25】 EL表示装置の上面構造及び断面構造を示す図。
- 【図26】 EL表示装置の断面構造を示す図。
- 【図27】 EL表示装置の画素部の上面構造を示す図。
- 【図28】 EL表示装置の断面構造を示す図。
- 【図29】 EL表示装置の画素部の回路構成を示す図。
- 【図30】 電気器具の一例を示す図。
- 【図31】 電気器具の一例を示す図。
- 【図32】 光学エンジンの構成を示す図。
- 【図33】 nチャネル型TFTのID-VG曲線を示

す図。

【図34】 電界効果移動度の劣化率とLov領域の長さの関係を示す図。

【図35】 消費電流と最低動作電圧の経時変化を示す 図。

【図36】 nチャネル型TFTのID-VG曲線を示す図。

【図37】 電界効果移動度の劣化率とLov領域の長さの関係を示す図。

10 【図38】 消費電流と最低動作電圧の経時変化を示す 図。

【符号の説明】

601 基板

602a、602b 下地膜

603~606 活性層

607 ゲート絶縁膜

612~614 n 領域

615 第1の導電膜

616 第2の導電膜

20 618 第3の導電膜

626、639、640、641 ゲート配線

625、627 接続配線

631、632 p++領域

647~653 n⁺領域または(n⁺+n⁻)領域

654~657 n 一領域

663 保護絶縁膜

664 層間絶縁膜

665~668 ソース配線

669~672 ドレイン配線

30 673、674 接続配線

675 パッシベーション膜

676 第2の層間絶縁膜

677 遮光膜

678 酸化物

679~681 画素電極

682 保持容量

701、704、708、713、714 チャネル 形成領域

702、705、709、715 ソース領域


40 703、706、710、716 ドレイン領域

707、711a、712a Lov領域


711b、712b、717~720 Loff領域

721 n ⁺領域


【図1】




【図3】




【図6】




【図7】




【図23】




[図8]




【図9】



【図13】





【図24】




81: 西京市 82: メナ内 (Y-A) 都動回路 和: Y方向 (Y-I) 都動回路 84: X49579 用TFT 85: 25779 86: 電流制御用TFT 87: 有機に最子 88a 88b: メカ向信号線 89a~89c: Y方向信号線 80a, 90b: 電源線


【図12】







【図15】













【図14】



(A) 下地膜. 非昌賀半導体駅の形成













【図25】






【図16】







【図18】




【図19】







【図20】




【図21】



【図28】



【図22】



(A)

4603

4603

4603

4604

4604

4604

4604

4603

4603


4604


4604

4604

4607

(C)





-15


-10

V0[V]


10


【図35】

最低壓動電圧 (S_VDD +8V)



【図38】





フロントページの続き

(51) Int. Cl. ⁷

(A)

識別記号

FΙ

テーマコード(参考)

HO1L 29/78

6 1 6 M

(72) 発明者 田中 幸夫

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72) 発明者 北角 英人

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(72) 発明者 大沼 英人

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.